第2章_DSP定点运算.ppt

1、DSP的含义 DSP具有双重意义，一是指数字信号处理技术，二是指数字信号处理器。 （1）数字信号处理技术（Digital Signal Processing）信息化基础的核心技术。 （2）数字信号处理器DSP（Digital Signal Processer）,快速实现各种数字信号处理 的算法。 2、数字信号实现方法 1:在通用计算机(GPC)上用软件(如C, MATLAB)实现 2:在通用计算机系统中加上专用的微处理器实现 3:用通用的单片机（如MCS-51、96系列等）实现，这种方法可用于一些不太复杂的数字信号处理，如数字控制等 4：用通用的DSP芯片实现（用户可编程）。DSP芯片具有更加适合于数字信号处理的软件和硬件资源，可用于实现各种数字信号处理算法。 5：用专用的DSP芯片实现　应用于要求信号处理速度极高的特殊场合，（已将算法固化在芯片中，完成特定的功能，如用于数字滤波，FFT算法等） 3、DSP芯片的应用领域 4. DSP的发展 在一个指令周期内可完成一次乘法和一次加法 程序和数据空间分开，可以同时访问指令和数据 片内具有快速 RAM，通常可通过独立的数据总线在两块中同时访问 具有低开销或无开销循环及跳转的硬件支持 快速的中断处理和硬件I/O支持 具有在单周期内操作的多个硬件地址产生器 可以并行执行多个操作 支持流水线操作，使取指、译码和执行操作可以重叠执行 优点：大规模集成性、 稳定性好、精度高、可编程性、高速性能、可嵌入性、接口和集成方便 8.为什么要采用数字信号处理 9.数字信号处理方案 BGA（BALL GRID ARRAY） PLCC（PLASTIC J-LEADED CHIP CARRIER） PQFP（PLASTIC QUAD FLAT PACK） PDIP（PLASTIC DUAL-IN-LINE PACKAGE） LCCC（LEADLESS CERAMIC CHIP CARRIER） 教学内容和计划 DSP概述（ 2 课时） 定点运算及定点DSP特点（ 2 课时） 程序处理与中断控制（ 2 课时） DSP硬件原理（ 4 课时） DSP软件汇编语言（ 4 课时） DSP处理器片内外设 （ 2 课时） 处理器芯片的开发环境及工具（ 2 课时） 高级系列DSP器件简介（ 2 课时） DSP应用与设计（ 6 课时） 讨论与自学（ 6 课时） 共34个学时（ 2 学分） 第2章 DSP定点运算 2.1 定点数的定标 2.2 定点数的加法及减法运算 2.3 定点数的乘法及除法运算 定点DSP中数据表示方法 定点DSP芯片的数值表示是基于2的补码表示形式。 数值数据的表示 一、真值与机器数 数值数据的表示 数值数据的表示 补码的性质： 数的定标有Q表示法和S表示法，表1列出了16位数的16种Q表示和S表示，以及它们所能表示的十进制数范围。16位中有一个符号位、Q个小数位和15-Q个整数位来表示一个数。 Q表示及数值范围 一个16位的二进制数既可以表示一个整数，也可以表示一个小数。 当需要表示小数时，小数点的位置始终在最高位后，最高位（D15）表示符号位。 DSP定点运算中小数的表示 1.定点加法和减法设浮点数x,y,zx的Q值为Qx，y的Q值为Qy，且QxQy，z的Q值为Qz 设x=0.5, y=3.1,那么z=3.6 Qx=15, Qy=13, Qz=13,有： x=16384; y=25395; temp1=253952=101580（*） temp2=x+temp1=16384+25395 =117964（*） z=(int)(1179642)=29491 浮点z=29491/8192=3.6 加法运算有可能超过16位（32768，上溢7FFFH,下溢8001H），那么应保持32位结果，双精度表示，以防止溢出。 加法运算实际中采用相同的Q值。在做加、减运算时，如果两个操作数的定标不一样，在运算前要进行小数点的调整，为保证运算精度，需要使Q值小的数调整为与另一个数的Q值一样大。（会带来误差） 16位定点加法和16位定点减法指令 提供了多条用于加法的指令，如ADD、ADDC、ADDT。其中，ADDC用于带进位的加法运算而ADDT专用于由TREG指定数的移位加法。 提供了多条用于减法的指令，如SUB、SUBB、SUBC和SUBS。其中，SUBS用于无符号数的减法运算，SUBB用于带借位的减法运算，而SUBC为正数减法指令。 2.定点乘法 16位定点整数乘法 提供了大量的乘法运算指令，其结果都是32