数字电子技术基础习题册答案7-11.docVIP

第7章 时序逻辑电路 【7-1】已知时序逻辑电路如图7.1所示，假设触发器的初始状态均为0。 (1 )写出电路的状态方程和输出方程。 (2) 分别列出X=0和X=1两种情况下的状态转换表，说明其逻辑功能。 (3) 画出X=1时，在CP脉冲作用下的Q1、Q2和输出Z的波形。 图7.1 2．分别列出X=0和X=1两种情况下的状态转换表，见题表7.1所示。逻辑功能为 当X=0时，为2位二进制减法计数器；当X=1时，为3进制减法计数器。 3．X=1时，在CP脉冲作用下的Q1、Q2和输出Z的波形如图7.1(b)所示。 题表7.1 X=0 X=1 Q2 Q1 Q2 Q1 0 0 0 0 1 1 1 0 1 0 0 1 0 1 0 0 0 0 图7.1(b) 【7-2】电路如图7.2所示，假设初始状态QaQbQc=000。 (1) 写出驱动方程、列出状态转换表、画出完整的状态转换图。 (2) 试分析该电路构成的是几进制的计数器。 图7.2 2．写出状态方程 3．列出状态转换表见题表7.2，状态转换图如图7.2(b)所示。 4．由FFa、FFb和FFc构成的是六进制的计数器。 【7-】Q或）填入下表 触发方式 计数器类型 加法计数器 减法计数器 上升沿触发 由（ ）端引出进位 由（ ）端引出借位 下降沿触发 由（ ）端引出进位 由（ ）端引出借位 解： 题表7-3 【7-】.4(a)所示，假设初始状态Q2Q1Q0=000。 1. 试分析由FF1和FF0构成的是几进制计数器； 2. 说明整个电路为几进制计数器。列出状态转换表，画出完整的状态转换图和CP 作用下的波形图。 (a) (b) 图7.4 解： 1、由FF1和FF0构成的是三进制加法计数器（过程从略） 2、整个电路为六进制计数器。状态转换表（略），完整的状态转换图 和CP作用下的波形图如下图。 【7-5】某移位寄存器型计数器的状态转换表如表7.5所示。请在图7.5中完成该计数器的逻辑图，可以增加必要的门电路。要求：写出求解步骤、画出完整的状态转换图。（Q3为高位） 表7.6 图7.5 ； ； ； 由状态方程写驱动方程。 ； ； ； 验证自启动，画完整状态转换图。 电路可自启动。 电路图如下图。 【7-6】在图7.6(a)所示电路中，由D触发器构成的六位移位寄存器输出Q6 Q5 Q4 Q3 Q2 Q1的初态为010100，触发器FF的初态为0，串行输入端DSR=0。请在图7.6 (b)中画出A、Q及B的波形。 (a) (b) 图7.6 图7.6(b) 【7-7】分析图7.7所示电路，说明它们是多少进制计数器？ (a) (b) 图7.7 【7-】.8所示电路的工作过程 画出对应CP的输出QaQdQcQb的波形和状态转换图（采用二进制码的形式、 Qa为高位）。 2. 按QaQdQcQb顺序电路给出的是什么编码？ 3. 按QdQcQbQa顺序电路给出的编码又是什么样的？ 图7.8 解： 1 状态转换图为 2按QaQdQcQb顺序电路给出的是5421码。 3. 按QdQcQbQa顺序电路给出的编码如下 0000→0010→0100→0110→1000→0001→0011→0101→0111→1001→0000 【7-】试用2片4位二进制计数器74LS160采用清零法和置数法分别