数字逻辑电路（副本）.pdf

大学课程 《数字逻辑电路》 学习要点： · 组合电路的分析方法和设计方法 观看动画 · 利用数据选择器和可编程逻辑器件进行 逻辑设计的方法 · 加法器 观看动画、编码器、译码器等中规模集成电路的逻辑功能和使用方 法 组合逻辑电路设计的一般设计步骤方框图 组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路 （无记忆） 组合逻辑电路的分析方法 例： 逻辑 图 逻辑表达 式 最简与或表达式 组合逻辑电路的设计方法 例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上 楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前， 用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。 设楼上开关为 A，楼下开关为 B，灯泡为 Y。并设A、B 闭合时为 1，断开时为 0； 灯亮时 Y 为 1，灯灭时 Y 为 0。根据逻辑要求列出真值表。 小结 ①组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路 原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。 ②组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图 等 5 种方法来描述，它们在本质上是相通的，可以互相转换。 ③组合电路的设计步骤：逻辑图→写出逻辑表达式→逻辑表达式化简→列出 真值表→逻辑功能描述。 ④组合电路的设计步骤：列出真值表→写出逻辑表达式或画出卡诺图→逻辑 表达式化简和变换→画出逻辑图。 在许多情况下，如果用中、大规模集成电路来实现组合函数，可以取得事半 功倍的效果。 半加器和全加器 1、半加器 半加器和全加器 能对两个 1位二进制数进行相加而求得和及进位的逻辑电路称 为半加器。 2、全加器 能对两个 1 位二进制数进行相加并考虑低位来的进位，即相当于 3 个 1 位二进 制数相加，求得和及进位的逻辑电路称为全加器。 全加器的逻辑图和逻辑符号 用与门和或门实现 小结 能对两个 1 位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 能对两个 1 位二进制数进行相加并考虑低位来的进位，即相当于 3 个 1 位二 进制数的相加，求得和及进位的逻辑电路称为全加器。 实现多位二进制数相加的电路称为加法器。按照进位方式的不同，加法器分 为串行进位加法器和超前进位加法器两种。串行进位加法器电路简单、但速度 较慢，超前进位加法器速度较快、但电路复杂。 加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进 制减法器和十进制加法器等。 实现编码操作的电路称为编码器。 二进制编码器 1、3 位二进制编码器 逻辑表达式 小结 用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称 为编码器。 编码器分二进制编码器和十进制编码器，各种译码器的工作原理类似，设计 方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码方案。 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译 码器。 二进制译码器 设二进制译码器的输入端为 n 个，则输出端为 2n 个，且对应于输入代码的每一 种状态，2n 个输出中只有一个为 1 （或为0），其余全为 0 （或为1）。二进制 译码器可以译出输入变量的全部状态，故又称为变量译码器。 74LS138 译码器 74LS138 的级联 显示译码器 用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成 人们习惯的形式直观地显示出来的电路，称为显示译码器。 1、数码显示器 译码器的应用 1、用二进制译码器实现逻辑函数 ①写出函数的标准与或表达式，并变换为与非-与非形式 ②画出用二进制译码器和与非门实现这些函数的接线图。 小结 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路 称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。 译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工 作原理类似，设计方法也相同。 二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示 成最小项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑 函数。此外，用 4 线-16 线译码器还可实现 BCD 码到十进制码的变换。 4 选 1 数据选择器 逻辑图 集成数据选择器 ①集成双 4 选 1 数据选择器 74LS153 ②集成 8 选 1 数据选择器 74LS151 74LS151