数电逻辑门电路.ppt

五、三态输出门电路(TSL) 1.三态输出门 (1)电路 (3) 逻辑关系 (2)图形符号 L A EN 1 1 EN A L 1 △ TP TN VDD L 1 ≥1 ＆ A EN (控制端) 当EN=0时，输出为高阻状态。所以，这是一个低电平有效的三态门。 当EN=1时, 为正常的传输门, 输出 L＝A 0 0 1 1 0 0 0 ∞ 1 ∞ EN A L 1 △ 2 .其它种类的三态门 (1)三态非门 ∞ 1 1 ∞ 0 1 0 1 0 1 0 0 L A EN 低电平有效的三态非门 当EN=0时，为正常的非门 当EN=1时，输出为高阻状态 EN A L 1 △ ∞ 1 0 ∞ 0 0 0 1 1 1 0 1 L A EN 高电平有效的三态非门 当EN=1时，为正常的非门 当EN=0时，输出为高阻状态 (2)三态“与非”门 输出高阻 EN＝1 EN＝0 输出高阻 EN＝0 EN＝1 高电平有效的三态与非门 低电平有效的三态与非门 A B EN L ▽ A B EN L ▽ 六、 CMOS传输门 1.电路 2.图形符号 vi/vo vo/vi C C TG TN TP +5V 0V vi/vo vo/vi — C C 3. 工作原理 (1)当C＝0V, 即C ＝+ 5V时 TN和TP都截止, 输出输入之间相当于断开。 vi/vo vo/vi C为0 (2)当C＝+5V, C＝0V时 TN和TP导通, 输出输入之间相当于接通。 vi/vo vo/vi C为1 X C Y 1 TG TG L C=0时： 上面TG通，下面TG断 L =X C=1时： 上面TG断，下面TG通 L =Y 4.传输门的应用 ——数据选择/分配器 七、 CMOS门电路的技术参数 (1)VOH(min)=0.9VDD； VOL(max)=0.01VDD。 所以CMOS门电路的逻辑摆幅(即高低电平之差)较大。 (2)阈值电压Vth约为VDD/2。 (3) CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。 (4) CMOS电路的功耗很小，一般小于1 mW/门； (5)因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50。 八、 NMOS门电路 ——全部由N沟道的MOS管组成 1．NMOS反相器 (非门) (1)电路及工作原理 设计上使两管均导通时： T1的导通电阻 T2的导通电阻 T1的导通管压降 T2的导通管压降 “1” “0” “0” “1” 耗尽型 起电阻作用 增强型 UGS =0 始终导通 (2)图形符号 A L 1 0 1 1 0 L A (3) 逻辑关系 +UDD A L T1 T2 2．NMOS 与非门 (1)电路及工作原理 “1” 有“0” +UDD B L T2 T3 A T1 全“1” “0” (3) 逻辑关系 (2)图形符号 B A L ＆ 0 1 1 1 0 1 1 1 0 1 0 0 L B A L=A B T1 T2的导通电阻 T3的导通电阻 有“1” “0” L=A+B L +UDD T3 A T1 B T2 3．NMOS 或非门 (1)电路及工作原理 (3) 逻辑关系 (2)图形符号 B A L ≥1 0 1 1 0 0 1 0 1 0 1 0 0 L B A 全“0” “1” T1 T2的导通电阻 T3的导通电阻 §3.2 TTL逻辑门电路 一、半导体三极管简介 ——晶体三极管、双极型晶体管(Bipolar Junction Transistor,简称BJT) B E C B E C PNP型三极管 B——基极 C——集电极 E——发射极 1、图形符号 NPN型三极管 若：UC ＞UB ＞ UE，则： IE = IC ＋IB IC =?IB ?与三极管的制造工艺、材料等有关，处在放大状态时为定值。 电流放大作用 2、 电流放大原理 (以NPN管为例) IC UCE UBE RB IB EC EB RC B E C IE 3、三极管的的放大状态与开关特性 (1)饱和状态 特点：UCE ≈0 这时三极管C 、 E端相当于: 一个接通的开关。 如何判断是否饱和？ 方法1:若UB＞UC＞UE 且UBE＝(硅管0.7V或锗管0.3V)，UCE≈0 方法2: ?IB≥ ICS 本图中： 其中：ICS为UCE≈0的IC IC UCE UBE RB IB EC EB RC B E C IE 则三极管可靠饱和。 (2) 截止状态 特点: IB ≈ 0 , IC≈ 0 这时三极管C 、 E端相当于: 一个断开的开关。 如何判断是否截止？