《计算机组成原理》B答案.docVIP

计算机组成原理期末试卷 B卷 一．选择题（每题2分，共30分） （1） 下列数字表示错误的是（ A ） (A) 0X12G9 (B) 011001B (C)（3df）16 (D) （0376）8 （2） 把二进制 011101010转化成十进制 （ B ） （A）119 （B） 234 （C） 257 （D） 312 （3） 下列是寄存器寻址方式的是 （ C ） （A） MOV AL， 80H （B） MOV AX，[ 1070H] （C） ROL AH ，1 （D） MOV AX，[BX+SI] （4） 若x?补=0.1101010，则x?=（D）? (A) 1.0010101? (B) 1.0010110? (C) 0.0010110? (D) 0.1101010? （5） 若［X］补=1.1011，则真值X是(?A??) （A） -0.0101? （B）-0.1001???????（C） 0.1011?????????（D） 0.0101 （6） 在一个存储器中可以容纳的存储单元总数通常称为（ B ） (A) 存储单元 (B) 存储容量 (C) 存储容器 (D) 内存储器 （7） 态存储器SRAM的存储原理是（C） （A）依靠读后再生 （B）依靠定时刷新 （C）依靠双稳态电路 （D）信息不再变化 （8） 如浮点数X的754标准存储格式为16 求其浮点数的十进制数值为（D ） （A） (11.246)10 （B） (20.376)10 （C） (12.375)10 （D） (11.375)10 （9） 存储器宽带的单位是（A ） （A）位/秒 （B）宽度/秒 （C） f/秒 （D）速度/秒（10） 挂接在总线上的多个部件（B）? （A）只能分时向总线发送数据，并只能分时从总线接收数据?  （B）只能分时向总线发送数据，但可同时从总线接收数据?  （C）可同时向总线发送数据，并同时从总线接收数据?  （D）可同时向总线发送数据，但只能分时从总线接收数据? （11） 系统总线中控制线的功能是（C） (A) 提供数据信息 (B) 提供时序信号 (C) 提供主存，I/O接口设备的控制信号和响应信号 (D) 提供主存，I/O接口设备的响应信号 （12） 高速缓冲存储器Cache一般采取（D）（A）顺序存取方式 （B）只读不写方式 （C）半顺序存取方式 （D）随机存取方式 （13） 系统总线中地址线的功能是（A） (A)指定主存和I/O设备接口电路的地址 (B)选择主存单元地址 (C)选择进行信息传输设备 (D)选择外存地址 （14） 堆栈指针SP?的内容是（B）（A）栈顶单元内容 （B）栈顶单元地址? （C）栈底单元内容 （D）栈底单元地址? （15） 计算机的外围设备是指（C） (A) 除了CPU和内存以外的其他设备 ( B) 外存储器 (C) 输入/输出设备及外存储器 (D) 输入/输出设备 二．填空题（每空1分，共20分） (1) 有一个1024K X 32位的存储器，由128K X 32位的DRAM芯片构成。问需要 8 DRAM芯片。是 字 扩展 (2) 在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟率为33MHZ，总线宽度是 132MB/S 如果一个总线周期中并行传送64位数据，总线时钟 频率升为66 MHZ总线宽度是 528MB/S (3) 由于一个存储器芯片的容量和位数一般不能满足使用要求，所以通常将若干个芯片按＿串联 和 并联两种方式相连接。 (4) 按数据传输宽度来分，I／O接口类型可以分成并行接口和串行接口两种. (5) 通过改变微指令和微程序来改变机器的指令系统，这种微程序设计技术称之为 动态序微程序设计　 (6) 80486是＿＿＿＿32＿＿＿位的微处理器，其芯片上集成了＿＿＿＿＿8＿＿KB的超高