以太网PHY芯片之MII_MDIO接口详解课件.pdf

以太网PHY 芯片之MII/MDIO 接口详解  本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII 接口的信号定义，及相关知识，同时本文也对RJ‐45 接口进行了总结，分析了在10/100 模式下和1000M 模式下的设计方法。  MII 接口提供了MAC 与PHY 之间、PHY 与STA(Station Management)之间的互联技术，该接口支持10Mb/s 与100Mb/s 的数据传输速率，数据传输的位宽为4 位。  提到MII ，就有可能涉及到RS，PLS，STA 等名词术语，下面讲一下他们之间对应的关系。  所谓RS 即Reconciliation sublayer，它的主要功能主要是提供一种MII 和MAC/PLS 之间的信号映射机 制。它们(RS 与MII)之间的关系如下图：    MII 接口的Management Interface 可同时控制多个PHY，802.3 协议最多支持32 个PHY，但有一定的限 制：要符合协议要求的connector 特性。所谓Management Interface，即MDC 信号和MDIO 信号。  前面已经讲过RS 与PLS 的关系，以及MII 接口连接的对象。它们是通过MII 接口进行连接的，示意图如下 图。由图可知，MII 的Management Interface 是与STA （Station Management ）相连的。  接口支持10Mb/s 以及100Mb/s，且在两种工作模式下所有的功能以及时序关系都是一致的，唯一不同的是 时钟的频率问题。802.3 要求PHY 不一定一定要支持这两种速率，但一定要描述，通过Management Interface 反馈给MAC 。    下面将详细介绍MII 接口的信号定义，时序特性等。由于MII 接口有MAC 和PHY 模式，因此，将会根据这两 种不同的模式进行分析，同时还会对RMII/SMII 进行介绍。  MII 接口可分为MAC 模式和PHY 模式，一般说来MAC 和PHY 对接，但是MAC 和MAC 也是可以对接的。  以前的10M 的MAC 层芯片和物理层芯片之间传送数据是通过一根数据线来进行的，其时钟是10M，在100M 中，如果也用一根数据线来传送的话，时 钟需要100M，这会带来一些问题，所以定义了MII 接口，它是用 4 根数据线来传送数据的，这样在传送100M 数据时，时钟就会由100M 降低为25M， 而在传送10M 数据时， 时钟会降低到2.5M，这样就实现了10M 和100M 的兼容。  MII 接口主要包括四个部分。一是从MAC 层到物理层的发送数据接口，二是从物理层到MAC 层的接收数据接 口，三是从物理层到MAC 层的状态指示信号，四是MAC 层和物理层之间传送控制和状态信息的MDIO 接口。  MII 接口的MAC 模式定义：      MII 接口PHY 模式定义：      在MII 接口中，TX 通道参考时钟是TX_CLK，RX 通道参考时钟是RX_CLK，802.3‐2005 定义了它们之间的关 系。    图3 Transmit signal timing relationships at the MII  由图3 可知，即The clock to output delay shall be a min of 0 ns and a max of 25 nsSpec 只 对TX 通道上MAC 这一侧的发送特性作了定义，而对TX 通道PHY 那一侧的接收特性并没有定义。IC Vendor 可在TX 通道那一侧的PHY 的接收特性作适当调整，只要最终的时序满足TX 通道上MAC 这一侧的发送特性就 可以。