2421码转余3码电路(最小成本设计).docxVIP

下载本文档

362
0
约1.31千字
约 22页
2017-06-27 发布于重庆
举报
版权申诉

2421码转余3码电路(最小成本设计).docx

1、本文档共22页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

2421码转余3码电路(最小成本设计)

四、同一种逻辑功能电路的多种实现方式必做设计2421码转余3码电路（最小成本设计），请分别用以下三种方法实现（a）使用74X151和基本的逻辑门实现；（b）使用74X138和基本的逻辑门实现；（c）使用比较器(74X85)、加法器（74X283）、选择器（74X157）实现要求给出详细的设计文档，并进行仿真验证，给出仿真测试报告（a）使用74X151和基本的逻辑门实现将2421码转换成余三码，使用74X151和基本的逻辑门实现。具体步骤：列真值表卡诺图化简（多输出函数）电路处理，得到电路图1真值表表3.1.1.1 2421码转换成余三码真值表X3 X2 X1 X0F3 F2 F1 F000000011000101000010010100110110010001111011100011001001110110101110101111111100未用的码字未用的码字010100000110000101110010100011011001111010101111将真值表用卡诺图化简（多输出函数）表3.1.1.2 2421码转换成余三码卡诺图F3：X3X2X1X00001111000001d010d1d110d11100d1dF3=X3F2：X3 X2X1X00001111000010d011d0d111d10101d0dF2=X3’X2+X3’X1+X3’X0+X2X1X0F1：X3X2X1X00001111000110001001d111d0010001dF1=X3’X1’X0’+X3X1’X0+X3’X1X0+X3X1X0’F0：X3X2X1X00001111000111d010d0d110d00101d1dF0=X0’得到关于F的函数：F3=X3F2=X3’X2+X3’X1+X3’X0+X2X1X0F1=X3’X1’X0’+X3X1’X0+X3’X1X0+X3X1X0’F0=X0’F0=(X3,X2,X1,X0) (0,2,4,6,8,10,12,14)F1=(X3,X2,X1,X0) (0,3,4,7,9,10,13,14)F2=(X3,X2,X1,X0) (1,2,3,4,5,6,7,15)F3=(X3,X2,X1,X0) (8,9,10,11,12,13,14,15)2Multisim仿真使用74X151和基本的逻辑门实现F0=X3’(X2,X1,X0)(0,2,4,6)+X3(X2,X1,X0)(0,2,4,6)F1=X3’(X2,X1,X0)(0,3,4,7)+X3(X2,X1,X0)(1,2,5,6)F2=X3’(X2,X1,X0)(1,2,3,4,5,6,7)+X3(X2,X1,X0)(7)F3=X3(X2,X1,X0)(0,1,2,3,4,5,6,7)结果分析（b）用3-8译码器74HC138和若干门实现结果分析（c）使用比较器(74X85)、加法器（74X283）、选择器（74X157）实现3利用两片加法器先将2421码转换成8421码，再将8421码转换成余三码。将2421加1010转换成8421码，再将8421码加0011转换成余三码。使用加法器实现电路如下：结果分析