C6678多核处理器开发板学习总结.docVIP

6678基本结构与特性： 6678评估板功耗表： 6678空间映射： 6678加载过程 BOOT配置引脚： 8种加载方式： EIMF加载模式： 8种PLL BOOT配置 0x872E00-0x87FFFF保留给boot配置用，保存了BOOT外设的基本配置参数。 加载过程： 上电后，6678读取BOOTMODE电平，数据存储在DEVSTAT寄存器中，改寄存器数值可编程，各个Core可不同的BOOT模式加载。 6678首先从Core0加载，Core1执行idle处于中断等待状态，当Core0加载完成后，首先Core0的BOOT_MAGIC_ADDRESS被写入加载程序的起始地址，Core0从BOOT_MAGIC_ADDRESS执行，Core0应该对次Core的BOOT_MAGIC_ADDRESS写入执行地址，同时写入IPCGRn寄存器触发次Core的中断，对6678而言BOOT_MAGIC_ADDRESS的映射地址是各Core本地L2的0x807FFF，在加载期间，所有的LP、LD被配置为Cache，L2被配置为可寻址Memory 每个Core加载完成BOOTCOMPLETE寄存器被标志 参看手册：sprugy5 6678基本外设： 电源监控： EIMF ：评估板连接512Mb NandFlash NUMONYX_NAND512R3A2DZA6E DDR3：评估板连接 1Gb/1333MHZ DDR3 SAMSUNG_K4B1G1646G_BCH9 ECC连接1Gb/1333MHZ DDR3(ECC) SAMSUNG_K4B1G1646G_BCH9 未连接 512Mb/1333MHZ DDR3SAMSUNG_K4B1G0846G_BCH9 主要用到引脚如下： DDRA[0:15]/DDRD[0:63] 数据/地址 DDR3_ECKE_0 DDR3_ECS_0# DDR3_ECAS# DDRA为列地址 DDR3_ERAS# DDRA为行地址 DDR3_EWE# 写使能？ DDR3_EBA_[0:2] BANK选通 DDR3_EDM_[0:8] ？ DDR3_EDQSP/N_[0:8] DDR3_ECC_[0:8] 0:7 连接SAMSUNG_K4B1G1646G_BCH9的DDRD[0:7] 纠错 DDR3_EMRESETN DDR3_EODT_0 端接电阻 DDRSLRATE_[0:1] 回转速率，00最快 TSIP：评估板连接接口 SPI：评估板连接 128Mb SPI NorFlash NUMONYX_N25Q128A21BSF40F 评估板连接时钟发生器TI_CDCE62005RGZT PCIE：评估板连接接口 MDIO：评估板连接PCA9306DCUT 电平转换至PHY芯片配置端88E1111-B2 IIC：评估板连接 1Mb ST_M24M01_HRMN6TP Hyperlink：评估板连接CONN接口 IPASS PLUS HD_36H SRIO：评估板连接接口 UART：评估板连接 RS232 TI_MAX3221ECPWR 评估板连接USB _CHB通道FT2232HL FT2232HL 配置芯片ATMEL_AT93C46DN_SH_T IIC EMAC：评估板连接PHY芯片MARVELL_88E1111_B2_BAB1C000 评估板时钟 DSP时钟：25MHZ输入，可级联使用CDCE62005RGZT，由FPGA配置，再使能DSP DSP_CORE_CLKP/N：100MHZ DSP_DDR_CLKP/N：66.667MHZ DSP_PA_SS_CLKP/N：100MHZ DSP_SRIO_SGMII_CLKP/N：312.5MHZ DSP_MCM_CLKP/N：312.5MHZ DSP_PCIE_CLKP/N：100MHZ FT2232HL时钟：12MHZ 88E1111时钟：25MHZ FPGA时钟：CDCE62005 评估板电源 电源组1：SmartReflex：UCD9222+UCD7242RSJT获取CVDD、VCC1V0 电源组2：TI_TPS54620RGY Vsense=0.8V Vin=12V Pe=90% 级联TPS73701DRBT 获取VCC3V3_AUX VCC1V8_AUX VCC2V5 VCC1V8 VCC1V2 电源组3：TI_TPS54620RGY Vsense=0.8V Vin=12V Pe=90% 级联TPS51200DRCT 获取VCC1V5 VCC0V75 电源组4：TPS54231D 获取VCC5 评估板其他器件： 可编程缓冲方向4路缓冲器 TI_SN74AVC4T245PWR 8位宽数据通道选择器