eda关于vhdl语言设计四路抢答器.docVIP

课程设计(论文) 题 目 名 称 基于VHDL的四路抢答器 课 程 名 称 专业课程设计I 学 生 姓 名 魏 树 芳 学 号 1041301044 系 、专 业 信息工程系、电子信息工程 指 导 教 师 李菲老师 2013年 10月 30日 摘要 在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等各种手段批示出第一抢答者。同时，还可以设置计分、犯规及奖惩记录等各种功能。抢答器主要由抢答鉴别模块、抢答计时模块、数据选择模块、报警器、译码模块和分频模块组成。在设计中，要实现倒计时功能，并且主持人按键后才能抢答，一人抢答后，其他人就不能再抢答了。抢答器共有3个输出显示，选手代号、计数器的个位和十位，把这三个输出与显示译码器连接，实现显示功能。当主持人按下控制键、选手按下抢答键或倒计时到时蜂鸣器短暂响起。 关键字：抢答器；显示译码管器；报警器。 目录 摘要………………………………………………………………….........I 1 方案设计……………………………………………………………… 1 1.1 设计任务……………………………………………………………1 1.2 基本原理…………………………………………………………… 1 1.3 工程方案……………………………………………………………1 2 电路设计……………………………………………………………….2 2.1 模块划分…………………………………………………………. 2 2.2 系统总理电路图…………..............................................................2 2.3 单元电路设计及工作原理……......................................................3 3 程序设计…………………………………………………………….. 5 3.1抢答鉴别电路QDJB的VHDL源程序…………………………….. 5 3.2计分电路JFQ的VHDL源程序…………………………………….6 3.3计时电路JSQ的VHDL源程序…………………………………….. 7 3.4译码电路YMQ的VHDL源程序…......................................................8 4设计电路的仿真波形图………………………………………….…...9 4.1抢答鉴别模块仿真波形图……………………………………………………………9 4.2.计分模块仿真波形图……………………………………………………………………9 4.3计时器仿真波形图…………………………………………………………………………9 4.4译码器仿真波形图………………………………………………………………………10 4.5系统仿真波形图…………………………………………………………………………10 5 总结…………………………………………………………………… 11 参考文献………………………………………………………………… 12 1.方案设计 1.1设计任务 （1）设计可容纳四组参赛者进行抢答，每组设置一个抢答按钮供抢答者使用。 （）（）（4）—LED_D）将点亮，并且组别显示数码管将显示出抢答成功者的台号，并由蜂鸣器发出抢答成功的警报；接下来主持人提问，若回答正确，主持人按加分按钮ADD，抢答计分模块JFQ将给对应的组加分，并将该组的总分显示在对应的选手计分数码管JF2_A-JF0_A、JF2_B-JF0_B、JF2_C-JF0_C、JF2_D-JF0_D、上。在此过程中，主持人可以采用计时手段（JSQ模块），打开计时器使计时预置控制端LDN有效，输入抢答或回答时间，使计时使能端EN有效（EN与EN1接在同一端，可共同控制），开始计时。完成第一轮抢答后，主持人清零，重新开始，步骤同上。 1.3工程方案 此方案根据以下流程来实行：在WINDOWS XP系统中操作，具体分析系统各个模块电路。再用MAX+PLUS2电子设计软件来绘制电路原理图，然后MAX+PLUS2仿真软件中进行仿真。最后进仿真结果分析，以及此次课程设计总结。 2电路设计 2.1模块划分 系统的输入信号有：各组的抢答按钮A、B、C、D，系统清零信号CLR,系统时钟信号CLK，计分复位端RST，加分按钮端ADD，计时预置控制端LDN，计时使能端EN，计时预置