薄膜工程学 原子层沉积 指导老师：林添财 班级：四电四a 学号 .docVIP

薄膜工程學 原子層沉積 指導老師：林添財 班級：四電四A 學號：4950J045 姓名：林郁翔 傳統上，半導體廠是以物理氣相沉積 (Physical Vapor Deposition, PVD) 鍍膜或化學氣相沉積 (Chemical Vapor Deposition, CVD) 鍍膜，在溝槽結構上製作電容層，但是當溝槽深寬比達 7：1 時，PVD 與 CVD 兩種方法在溝槽開口處沉積電容物質較快，而溝槽底部較慢，導致溝槽底部的階梯覆蓋率 (step coverage) 不佳而造成元件失效。而原子層沉積法可在高深寬比溝槽上，製作階梯覆蓋率極佳的薄膜。 ALD成長TiO2機制簡圖 原子層沉積 (Atomic Layer Deposition, ALD) ： 此技術乃利用製程氣體與材料表面進行化學吸附反應，因此種反應具有「自我侷限」(self-limited) 特性，使得每一次進氣循環的過程，僅形成厚度為一層原子的薄膜，此項特性讓控制鍍膜厚度的精確性可達原子級 (約十分之一奈米) 的尺度；相較於傳統薄膜製程，ALD 技術形成的薄膜，其成長過程被侷限在材料表面，使薄膜具高階梯覆蓋率及極佳的厚度均勻性。 一般而言，奈米科技研發方式分為：(1)由下而上(Bottom→up) (2)由上而下(Top→down)兩類。而「原子層沉積 (ALD) 鍍膜系統」，則為─由下而上 (Bottom→up) 的奈米製程技術，它是藉著控制反應氣體無所不至的特性，以漸近無中生有的過程，來達到所需要的膜厚尺寸。 原子層沉積技術同時具有大面積、高階梯覆蓋率、高厚度均勻性、低溫製程及原子級膜厚控制等優點，除了可以有效解決超薄高介電材料鍍膜需求外，亦可應用於半導體奈米製程技術之銅擴散阻絕層，如：氮化鉭阻障層 (TaN barrier layer) 及沉積鎢金屬，另亦可針對微小的電路結構，提供很好的孔洞填補能力。同時可用於複雜的 DRAM電容結構與微機電元件等技術所需的高深寬比均勻鍍膜製程。 利用原子層沉積技術在深寬比達 9:1 奈米球結構上製作高覆蓋性氧化鋁奈米球殼 原子層沉積製程反應室需要特殊的真空條件以達到反應室內晶圓適當的沉積以及自反應室排除未反應的反應氣體的效果.。因為原子層沉積僅在固態表面沉積單一膜層，絕大部分反應物都被真空系統抽出反應室而沉積於真空系統內。這造成真空幫浦常在主機台尚未跑超過100片晶圓時就已經失效而須維修。由於原子層沉積製程此特性，以往用於化學氣相層積的真空系統已不適用。更新，更精密的硬體如反應氣體注射或單一反應物使用單一真空幫浦的系統將會是理想的方案。目前原子層沉積製程最大的挑戰是反應物在真空幫浦內的沉積。這種沉積不同於傳統的氣相沉積對乾式幫浦的影響，是均勻而且分部於整個幫浦的抽氣室。均勻的薄膜在幫浦微米級的間隙形成而使幫浦卡死或在再開啟時失效。而如果未形成薄膜，反應物所生成的堅硬粉末將會刮傷幫浦內部零件進而損壞幫浦。