SoC原型验证平台开发.pdfVIP

SoC 原型验证平台开发 中国科学院计算技术研究所，北京中科亿芯信息技术有限公司 蒋毅飞 [摘要] 工艺的进步使芯片的规模越来越大，在单个芯片内集成多个 IP 核、甚 至集成多个 CPU 核成为可能，这对在 FPGA 上进行功能验证提出了更高的要求。 由于 FPGA 容量的增长速度远远落后于 ASIC 芯片规模的增长速度，因此构建多 FPGA系统（MFS，Multi-FPGA Systems）成为唯一可行的解决方案。本文介绍了 一种面向SoC的多FPGA验证平台：SEE（SoC Emulation Engine）。SEE1.0平台 具有大容量、模块化、可扩展等优点，单个SEE1.0模块可提供相当于4000万门 的容量，可满足大规模SoC设计的FPGA验证需求。本文还介绍了如何利用Mentor Graphics公司的DxDesigner、IO Designer、Expedition PCB、ICX Pro等设计 /仿真工具来完成SEE1.0系统的设计实例。 [关键词] FPGA验证 多FPGA系统 SoC模拟平台 1 引言 随着设计与制造技术的发展，集成电路设计从晶体管的集成发展到逻辑门的