微波频率合成技术-中.ppt

输入参考频率：120MHz，-160dBc/Hz@10kHz 四路输出频率：①11.677~11.741GHz，步进0.5MHz ②11.317~11.381GHz，步进0.5MHz ③2.82GHz（点频） ④60MHz （点频） 跳频时间：5ms 相位噪声： ①和② -110dBc/Hz@10kHz ③和④ -90dBc/Hz@10kHz 杂散抑制度：-73dBc 技术要求 120MHz晶振的相噪为-160dBc/Hz@10kHz。理论上，晶振相噪折算到11GHz的相噪为-121dBc/Hz @10kHz，恶化20lg(11GHz/120MHz)＝39dB。有11dB的富裕量，晶振能满足系统要求 实际上，由于PLL鉴相器（AD4106）的噪声基底一般在-219dBc/Hz，取鉴相频率为20MHz时，噪声恶化为10lg(20×106Hz) +20lg(11×109/20×106) =128dBc/Hz,对应的相噪基底则为-219＋128＝-91dBc/Hz，远远不能满足－110 dBc/Hz@10kHz的技术要求 结论：不能直接在11GHz上采用PLL方案！ 相噪分析 低相噪的解决方案 为了得到11GHz以上的两路输出，必须采用极低相噪的微波高频本振（点频）与具有64MHz带宽的微波低相噪低频信号进行上变频，微波低频信号相噪应达到 -115dBc/Hz@10kHz。微波高频本振由晶振倍频实现（相噪理论值-122dBc/Hz@10kHz) * * * * * * * * 2008年 微波技术新进展 微波频率合成技术 （中） 为大多数先进的微波系统采用 各种跳频通讯设备 雷达探测系统 电子对抗系统 测试仪器 ……. 直接数字频率合成技术 ——DDS 1971年，J. Tierney 和C. M. Tader等人首先提出了DDS概念。随着DDS技术和VLSI的不断发展，DDS式频综的单片化在九十年代就已完成 由于DDS芯片性能日趋完善，需求量激增，促成了许多DDS芯片生产厂家的出现：如美国的Sciteq、Analog Device、Qualcomm、Standford Telecom、Harris及Synegy公司，法国的Omerga和Dassult公司等 DDS技术发展现状 相位累加器在A位频率控制字FCW的控制下，以参考时钟频率fc为采样率，产生待合成信号的数字线性相位序列，将其高P位作为地址码通过正弦查询表ROM变换，产生S位对应信号波形的数字序列s(n)，再由数模转换器DAC将其转化为阶梯模拟电压波形s(t)，最后由具有内插作用的低通滤波器LPF将其平滑为连续的正弦波形作为输出 相位累加器 - 正弦查询表 - 数模转换器 - 低通滤波器 DDS工作原理 需要的输出频点 DDS输出频谱 瞬时相位?(t)和时间t成对应的关系，DDS就是利用这样的对应关系来实现频率合成的 控制?? 就可以控制不同的频率输出，而??由频率控制字FCW决定 ??为一个采样间隔?t之间的相位增量 设合成信号为： S(t)=cos?(t) ，其中， ?(t) =2?ft DDS工作原理分析 数字相位轮盘——Digital Phase Wheel A越大，相位增量越小，频率分辨率越高 fc越大，取样时间增量越小，输出频率越高 频率分辨率极高：由FCW=1可得分辨率Δf= fc/2A，A达到48位(AD9852)，使得分辨率极高(微Hz级) 频率捷变很快：FCW的传输时间及以LPF为主的器件响应时间很短，使得高速DDS系统的频率切换时间可达ns级 变频相位连续：FCW的改变实质是改变相位增长率，而相位本身保持不变，使得系统有良好的相参性 易于控制、集成和实现功能扩展：改变ROM中存储的数据，可以实现任意波形输出 杂波抑制差：DDS全数字结构带来了许多优点，但正是由于这种结构以及寻址ROM时采用相位截断、DAC位数有限决定了DDS杂波抑制差的主要缺点 输出频率低：受器件速度(特别是DAC)的限制，使得工作时钟频率fc较低(AD9858:1GHz) 输出相对带宽很宽：0～40%fc (Nyquist带宽限制了DDS的输出上限) DDS的特点 DDS的Nyquist带宽 例如：fc＝100MHz、fo＝22.8MHz时的输出频谱。只有在nfc±fo的地方产生了离散输出谱线，如果增大fo，那么一阶镜频fc-fo将会朝着基频的方向逐渐靠拢；当fo=0.5fc时，二者重合；如果再继续增大基频将会导致一阶镜频落在Nyquist带宽内，无法恢复所需的频率。一般将DDS的输出频