11+触发器研究.ppt

第4章 触发器 4.1 基本RS触发器 4.1.2　或非门组成的基本RS触发器 4.1.3 应用举例 5.同步触发器的空翻 4.3 主从JK触发器 2.CP=1时，J、K输入信号发生了变化： ①若CP下降沿前Q=0，且CP=1期间J、K信号若出现使Q变为1的组合，即JK=10或11，则CP下降沿时Q变为1。 否则Q仍为0。 ②若CP下降沿前Q=1，且CP=1期间J、K信号若出现使Q变为0的组合，即JK=01或11，则CP下降沿时Q变为0。 否则Q仍为1。 小结：主从JK触发器波形图的画法 1.CP=1时，J、K输入信号没有发生变化：输出状态Q由CP下降沿到来前一瞬间的J、K值按JK触发器的特征方程来决定。 设初态Q=0 Q CP J K 1 2 3 4.3 主从JK触发器 设初态Q=0 练习：主从JK触发器，试画出Q的波形图。 4.2.4 　利用CMOS传输门的边沿D触发器 1.电路组成及逻辑符号 图5-11　CMOS边沿D触发器 （a） 逻辑电路 （b）逻辑符号 2. 工作原理 （1）当CP=1时，主触发器的TG1导通、TG2截止，输入信号D送入主触发器。从触发器的TG3截止，TG4导通，从触发器保持原态。 （2）当CP由1跳变到0时，TG1截止、TG2导通，输入信号通道被封锁，主触发器的状态不变。从触发器的TG3导通、TG4截止，主触发器的状态送入从触发器。 　可知，工作过程分为两步： 　第一步，CP=1时，主触发器接收D的信号，并有Q′=D，而从触发器是维持原来的状态不变。 　第二步，CP从1变为0，主触发器的状态送入从触发器，使Q =Q′。在CP=0期间，输入信号不能进入主触发器。 触发方式：主从触发方式（CP下降沿有效）。　　该触发器是靠CP的下降沿触发的，触发器的新状态由CP脉冲下降沿到来之前输入信号D的状态决定。 3. 功能表（只在CP下降沿有效 ） 表4-4 　CMOS主从D触发器的功能表 D Qn+1 0 0 1 1 4. 工作波形（又称为时序图，设初态为0 ） 图4-12 　CMOS边沿D触发器的时序图 CP下降沿后置D 边沿触发器：靠CP脉冲上升沿或下降沿进行触发。 正边沿触发器：靠CP脉冲上升沿触发。 负边沿触发器：靠CP脉冲下降沿触发。 触发方式：边沿触发方式。 可提高触发器工作的可靠性，增强抗干扰能力。 5.2.5 维持阻塞型边沿D触发器 图4-9　 边沿D触发器 （a） 逻辑电路 （b）逻辑符号 仿真 表示触发器靠CP上升沿触发 表示CP为边沿触发方式 1.电路组成及逻辑符号 2. 工作原理 （1）当CP=0时，G3、G4被封锁，触发器的输出状态保持不变。 （2）当CP从0变为1时，G3、G4打开，它们的输出由G5、G6决定。此瞬间，若D=0，触发器被置为0状态；若D=1，触发器被置为1状态。 （3）当CP从0变为1之后，虽然CP=1，门G3、G4是打开的，但由于电路中几条反馈线①～④的维持—阻塞作用，输入信号D的变化不会影响触发器的置1和置0，使触发器能够可靠地置1和置0。因此，该触发器称为维持—阻塞触发器。 　可见，该触发器的触发方式为：在CP脉冲上升沿到来之前接受D输入信号，当CP从0变为1时，触发器的输出状态将由CP上升沿到来之前一瞬间D的状态决定。 由于触发器接受输入信号及状态的翻转均是在CP脉冲上升沿前后完成的，故称为边沿触发器。 3. 时序图 图4-14　维持—阻塞边沿D触发器时序图 　当CP从0变为1时，Q将由CP上升沿到来之前一瞬间D的状态决定。 作业题 P216—4.5 P217—4.8 4.10 4.3 触发器的逻辑功能 4.3.1 RS触发器 4.3.2 D触发器 4.3.3 JK触发器 4.3.4 T触发器 5.4 集成触发器及其应用 4.4.1 集成JK触发器 4.4.2 集成D触发器 4.4.3 集成触发器的应用举例 本章小结 结束 放映 复习 同步触发器的触发方式？ 什么是同步触发器的空翻？ 主从触发器的触发方式？ 边沿触发器的触发方式？ Ｄ触发器的逻辑功能？ 触发器的分类： 按逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和T′触发器等。 按触发方式不同：电平触发器、边沿触发器和主从触发器等。 按电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。 5.3 触发器的逻辑功能 触发器的逻辑功能通常用功能表、时序图、状态转换表、特性方程和状态转换图表示。 5.