第02章8086系统结构汇总.ppt

四、最小模式下的总线保持 系统有多个总线主模块，CPU以外的其他总线主模块为了获得对总线的控制，需向CPU发出使用总线的请求； CPU如果同意让出总线，要向其他总线主模块发出应答信号。 HOLD：总线保持请求信号 HLDA：总线保持回答信号 第二章 小结 一、8086CPU内部结构 （一）总线接口单元BIU： 功能：控制存储器与I/O端口与CPU交 换信息。 1.段寄存器： CS（代码段）控制程序区 DS（数据段）控制数据区 ES（附加段）控制数据区 SS（堆栈段）控制堆栈区 2. 16位指令指针寄存器IP IP：其中存放的是下一条指令的地址偏 移量。 将CS左移四位 + IP内容→指令代码的实际物理地址。 （二）执行单元EU 16位数据寄存器 :AX、BX、CX、DX 16位堆栈指针寄存器 :SP（存放的是堆栈操作地址偏移量） 16位基址寄存器BP：构成偏移地址的一部分. 16位变址寄存器：SI：担任源地址，目的地址 的偏移量. 16位变址寄存器：DI：担任目的地址，目的地址 的偏移量. 算述逻辑单元ALU 状态标志寄存器 二、8086的引脚 最小模式 MN/MX为高电平，接VCC 最大模式 MN/MX接地 三、8086CPU的时序：总线读、写周期 四、复位 思考题: 1、画出8086最小系统的原理图。 2、比较8086最小系统与某个单片机或DSP芯片。 3、说明8086系统存储器的“分段”与“分体”概念。 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * * * * * * * 0 0 从偶地址读/写一个字 AD15~AD0 1 0 从偶地址读/写一个字节 A D7~AD0 0 1 从奇地址读/写一个字节 AD15~AD8 5、BHE/S7：高位数据有效/状态，输出，三态，分时 T1状态：BHE，表示D15—D8有效否， T2、T3、TW、T4：为S7信号，在8086中无意义 BHE和A0区分数据格式： BHE A0 操作 数据引脚 0 1 从奇地址读/写一个字， AD15~AD8 1 0 先用高8位，后用低8位 AD7~AD0 9. WR ：写信号，输出，低电平有效 WR=0 ?CPU正在向内存或I/O设备写入数据。 10. RD ：写信号，输出，低电平有效 RD=0 ?CPU正在从内存或I/O设备读取数据。 11、M/IO：存储器/IO端口控制，输出，三态 M/IO=1，CPU与存储器交换数据； M/IO=0， CPU与外设交换数据。 12、ALE：地址锁存信号，输出 在T1状态，ALE=1，表示分时复用的引脚AD15—AD0以及A16/S3—A19/S6上送出的是地址信息；在T2、T3、T4状态，ALE=0，表示引脚AD15—AD0上传送数据信息，A16/S3—A19/S6上送出的是状态信息。 13、DEN：数据使能信号，输出，三态 当分时复用的引脚AD15—AD0 上要传输数据时，DEN=0。 14、DT/R：数据发送/接收，输出，三态 DT/R=1，CPU发送数据到外设或存储器； DT/R=0， CPU从外设或存储器接收数据。 15. NMI：非屏蔽中断请求，输入，上升沿有效， 不受中断允许标志IF的影响，不能用软件进行屏蔽。 16. INTR：可屏蔽中断请求，输入 若IF=1，CPU将响应该中断请求。 17. INTA ：写信号，低电平有效 INTA=0 ?CPU正在响应INTR引脚的中断请求。 18. HOLD: 总线保持请求信号 19. HLDA： 总线保持应答信号 22、RESET：复位信号，输入