第6章(读写器).pptVIP

* * 　　2．基于P89C58BP和MF RC500的读写器系统 根据RFID原理和MF RC500的特性，可以设计基于P89C58BP和MF RC500的RFID读写器系统。该系统由MIFARE卡、发卡器、读卡器和PC管理机组成，其中，MIFARE卡存放身份号（PIN）等相关数据，由发卡器将密码和数据一次性写入。 * * 　　（1）发卡器和读卡器。 　　发卡器实际上是一种通用写卡器，直接与PC的RS-232串行口相连，或经过RS-485网络间接与PC相连。 　　与读卡器不同，发卡器往往处于被动地位，不主动读写进入射频能量范围内的射频卡，而是必须接收PC的命令才操作，即必须联机才能工作。读卡器是主动操作的，读卡器往往可以脱离PC工作，只要有非接触式IC卡进入读卡器天线的能量范围，读卡器便可读写卡中相关指定扇区的数据。 　　（2）读卡器硬件系统。 发卡器与读卡器在硬件设计上大同小异，都是由单片机控制专用读写芯片（MF RC500），再加上一些必要的外围器件组成。 * * * * 6.4 微波读写器 微波RFID系统是目前射频识别系统研发的核心，是物联网的关键技术。微波RFID常见的工作频率是433MHz、860/960MHz、2.45GHz和5.8GHz等，该系统可以同时对多个电子标签进行操作，主要应用于需要较长的读写距离和高读写速度的场合。本节主要介绍一种基于ISO18000-6B的远距离RFID读写器的设计。 * * 6.4.1 系统构成和工作原理 　　读写器的组成原理如图6-17所示，整个读写器的硬件包括基带处理电路、射频发射电路和射频接收电路3个部分。 * * 6.4.2 系统硬件设计与实现 1. 射频发射电路 　　射频发射电路完成载波以及调制信号的发射。调制方式为ASK，调制深度选用100％，发射信号的输出衰减数字可控，使用FPGA进行配置。 　　2. 射频接收电路 　　射频接收电路主要实现标签返回信号的解调。为降低后端DSP的处理难度，采用I、Q两路直接下变频的方式进行解调，如图6-18所示。 　　 读写器工作过程中存在的一个主要问题是载波泄漏干扰。可以从以下两方面解决该问题。首先，采用ldB截止点较高的无源混频器进行混频。其次，采用移相反馈回路抵消或减弱泄漏的载波信号。 * * * * 3. 基带处理电路 基带处理电路是整个电路的控制中心，提供整个读写器硬件电路的控制信号，根据上位机的命令控制读写器的工作，包括编码、解码、CRC校验和防碰撞处理等。为了保证电路的处理速度和可扩展性，在设计中采用了DSP芯片和FPGA芯片相结合的方式 * * 6.4.3通信链路信号分析 1. 前向信号编码与调制 读写器发送到标签的信号称为前向信号。前向信号的编码方式为曼彻斯特编码，调制方式为ASK，调制深度为100%，位速率为40kb/s。本系统采用DSP芯片内部的通用I/O口直接输出高低电平来控制射频发射电路载波的发送和停止，以实现前向信号的编码、调制，其中，高低电平由曼彻斯特编码序列决定，时间由DSP定时器控制。 * * 2. 后向信号的解调与解码 标签到读写器的信号称为后向信号。后向信号的编码方式为FM0编码，速率为40kb/s。FM0编码又称为差动双向码，是在一个位窗口内采用电平变化表示逻辑1和逻辑0的，如果电平只在位窗口的起始处翻转则表示逻辑1；如果电平除了在位窗口的起始处翻转外，还在位窗口的中间翻转则表示逻辑0。用位窗口内的双位逻辑表示，11或00 表示逻辑1，10或01表示逻辑0。FM0编码与前一位数据逻辑有关，根据前一位数据逻辑的不同，数据A3有两种不同的FM0编码。可以通过判断双位逻辑及前一位数据逻辑进行解码。 * * 6.4.4程序设计与实现 1. FPGA程序 本设计中，FPGA主要提供系统时钟、RAM的读写控制逻辑以及调试过程中后向信号的逻辑仿真。内置PLL产生的稳定时钟供DSP使用；根据DSP读写逻辑及RAM的操作产生RAM的读写时序逻辑；根据应用环境的要求产生控制发射电路输出衰减的逻辑信号。另一方面，用FPGA生成调试过程中需要的标签返回的后向信号波形，以便于调试 2. DSP程序 DSP主程序通过串口和上位机通信，接收并解析上位机指令，编码后发送给射频发射电路。从射频接收电路输出的I、Q两路信号，经A/D模块采样后，合成一路信号。主程序对此信号进行同步、FM0解码、CRC校验，得到最终数据，并将正确的数据上传到上位机中。如果FM0解码错误或CRC校验错误，则进行防碰撞处理。 * * * * 3. 防碰撞机制分析与实现 ISO 18000-6B协议中使用的是一种类二进制树形的防碰撞算法，