第7章FPGACPLD硬件结构与工作原理案例.ppt

EAB相当于一个大规模的查找表LUT，它可编程快速实现多位数字乘法器、数字滤波器等复杂逻辑功能，具有更大的灵活性。 这次课是这么安排的，首先介绍一下pld基础，因为fpga/cpld都属于pld。 然后介绍fpga/cpld的结构与工作原理 接着介绍fpga/cpld的编程配制方法，fpga的下载过程叫做配置，cpld的下载过程叫做编程 最后对pld的主要供应商做个介绍，因为我们用的fpga/cpld芯片主要就是世界上2大pld最大供应商的芯片。 它主要由逻辑阵列、乘积项选择矩阵和可编程寄存器三个功能块组成，每一个宏单元可以被单独地配置为时序逻辑或组合逻辑工作方式。 每个LAB有16个共享扩展项，每一个共享乘积项可以被LAB内任何一个或全部宏单元使用和共享，以便实现复杂的逻辑函数。 除共享乘积项外可使用并联扩展乘积项实现复杂逻辑函数。此时，最多允许20个乘积项直接传送到逻辑宏单元的“或”逻辑中，其中5个乘积项是由宏单元本身提供的，15个并联扩展项是从同一个LAB中相邻宏单元借用的。 该模块接收来自逻辑阵列传送给本逻辑宏单元的各个乘积项，经过选择后，一部分经或门形成组合逻辑函数的输出；一部分作为控制信号，传送到可编程寄存器功能块，作为寄存器的置位、复位、时钟和时钟使能信号。 由可编程配置寄存器和时钟选择多路选择器、快速输入选择多路选择器、复位选择多路选择器、寄存器旁路选择多路选择器等组成，对寄存器的工作方式进行灵活配置。 I／O控制块允许每个I／O引脚单独被配置为输入、输出或双向工作方式。所有I／O引脚都有一个三态缓冲器，三态缓冲器的使能控制信号来自一个4选1多路选择器，通过它可以选择使用两个全局的输出使能信号之一，或者是地(GND)电平，或者是电源(VCC)电平作为三态缓冲器的使能信号。 能够捕获和显示芯片内部的实时信号波形特征 通过几根编程线与计算机的并行口/USB口相连，在专门应用软件配合下，方便的实现程序下载。 LAB由8个相邻的逻辑单元LE，以及与相邻的LAB相连的进位链和级联链、LAB控制信号、LAB局部互连通道等组成。 LE包含一个能快速产生4变量的任意逻辑函数输出的4输入查找表LUT，以及一个带同步使能的可编程触发器、与相邻LE相连的进位链和级联链。 * * Stratix 系列FPGA Cyclone 系列FPGA ACEX 系列FPGA FLEX 系列FPGA MAX 系列CPLD Altera主流PLD产品： * Xilinx主流PLD产品： Virtex 系列FPGA Spartan 器件系列 XC9500 XC9500XL系列CPLD * 小型PLD当前还有哪些应用场合？ CPLD发展趋势怎样？ CPLD和FPGA的布线结构具体差别在什么地方？ 上一节课中我们学习了半导体存储器，很古老的存储器，到现在为止，随着摩尔定律的发展，早已退出历史舞台，现在是CPLD/FPGA的天下，从理论上讲fpga/cpld可以实现任何数字的系统。那么，为什么fpga/cpld这么神奇，具备这么强大的功能呢？这还得从他的内部结构说起。 可以毫不夸张的讲，PLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用PLD来实现。PLD如同一张白纸，做一个数字电子系统设计，就相当于在一张白纸上画画。不同的是作画的工具是用原理图输入法，或是硬件描述语言。画画完了，还可以通过仿真软件对所做的画进行客观评价，事先验证设计的正确性。画要是画错了，可以用擦子把它擦掉，然后重画，只不过这个擦子是通过重新下载的方式实现的。使用pld做设计，可以大大缩短设计时间，降低了开发成本，减少PCB面积，提高系统的可靠性。 PLD的这些优点使得PLD技术在90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言（HDL)的进步。 早期的可编程逻辑器件只有可编程只读存贮器PROM和可编程逻辑阵列PLA。由于结构的限制,它们只能完成简单的数字逻辑功能。 其后,出现了一类结构上稍复杂的可编程芯片,即可编程阵列逻辑器件(PAL), PAL能以乘积和的形式完成大量的组合逻辑功能，只能一次性编程。 后来出现了采用了EEPROM工艺的电可擦除、电可改写GAL (Generic Array Logic), 其输出结构是可编程的逻辑宏单元,因而它的设计具有很强的灵活性,至今仍有许多人使用。 这些早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能,但其过于简单的结构也使它们只能实现