8 ドーピング.pdfVIP

8. ドーピング 8.1 ドーピングの位置付けとデバイス構造 室温でトランジスタを効率よく動作させるために、半導体中に不純物元素を微量入 れてキャリアー(伝導性の電子かホール) を発生させる。単結晶中のSi の原子密度は4.96 22 3 10 11 ×10 [原子/cm ] 、意図的には添加していない不純物濃度は 9-nie~10-nine (1/10 ~1/10 , 11 12 3 10 ~10 [原子/cm ]) レベルであり、トランジスタ中の不純物元素B(ホウ素), P(燐), As( ヒ 15 3 素)等の濃度は大体10 [原子/cm ]程度に制御されている。不純物元素の量は意図的に添 加してないレベルに比べれば非常に高いが、しかしSi に比べれば極めて僅かであり添 加によりSi の単結晶構造は殆ど変化しない。この添加不純物元素をドーパントと呼び、 ドーパントを半導体結晶構造の中に組込むことをドーピングと呼ぶ。図8-1, 8-2 に真 性半導体と不純物半導体のエネルギーバンド構造を示す。室温300℃におけるSi のエ ネルギーギャップEG( = EC – EV)は1.12eV であり、 B のアクセプターレベル・エネル ギーギャップ及びP, As のドナーレベル･エネルギーギャップは共に0.045eV である。 図8-2 不純物元素の含まれた半導体の エネルギーバンド (a) n 型半導体のエネルギー準位( ドナーレベル) 図8-1 真性半導体のエネルギーバンド (b) p 型半導体のエネルギー準位(アクセプター レベル) 図8-3 はCMOS トランジス タの断面構造とトランジス タ部分のドーピング領域を 示す。この中でウェーハ基板 の不純物は単結晶 Si インゴ ットを作製する際に坩堝に 添加されたものであり、それ 以外はすべてウェーハ作製 工程で何段階にも分けてド 図8-3 CMOS トランジスタの断面構造とドーピング領域 ープされる。図8-4 は更に詳 細な構造を示す。 90 A NMOS 閾値電圧調整 B PMOS 閾値電圧調整 C NMOS ﾊﾟﾝﾁｽﾙｰ抑制 D PMOS ﾊﾟﾝﾁｽﾙｰ抑制 E NMOS ﾁｬﾈﾙｽﾄｯﾌﾟ F PMOS ﾁｬﾈﾙｽﾄｯﾌﾟ G 後退p ウェル H 後退n ウェル I NMOS ｿｰｽ･ﾄﾞﾚｲ