随机存储器RAM剖析.pptVIP

* * 5.2 随机存储器RAM 5.2.1 RAM的分类 随机存储器RAM按制造工艺不同可分为双极型和MOS型两大类。 双极型RAM用晶体管触发器作为基本存储电路，故存取速度高，但功耗大，集成度较低。双极型 RAM主要用于高速微型计算机，也用作高速缓冲存储器Cache。 MOS型RAM是用MOS管制成的RAM，与双极型RAM相比，其集成度较高而速度较低。 1．静态RAM（SRAM——Static RAM） SRAM是用MOS管构成的R-S触发器作为基本存储电路，触发器的两个稳态分别表示存储内容为0和1。 SRAM只有在写入新的数据时触发器的状态（信息）才变化，读操作不会改变其状态（信息）。但一旦SRAM芯片失电，其上所存储的所有信息将全部丢失，所以称SRAM上的信息是易失性、挥发性的。 SRAM的特点：速度快，外围电路简单，但集成度低（存储容量小），功耗大。 2．动态RAM（DRAM——Dynamic RAM） DRAM是用MOS管栅极—衬底间的分布电容来存储信息的. 由于存在泄漏电流，电容上储存的电荷（信息）不能长期保存，需要定期进行刷新，因而外围电路比较复杂。显然，DRAM上的信息也是易失性的。 DRAM的特点是集成度高（存储容量大），功耗低，但速度慢，外围电路复杂。 5.2.2 RAM的基本存储电路 1．SRAM六管静态基本存储电路 六管静态基本存储电路如图5.2所示。 对外有四条引线： ①X地址译码线，也称X（行）选择线，T5、T6为行选门控管 ②Y地址译码线，也称Y（列）选择线，T7、T8为列选门控管，只有当外部的地址选通信号（X线和Y线）有效时，才选中此存储电路 ③数据输入输出线I/O ④数据输入输出线 I/O 按教材P179简要说明工作原理 2．DRAM单管动态基本存储电路 数据信息存储在MOS管栅极与衬底之间的分布电容C1上。若C1上存有电荷，表示信息为1，否则为0。由于漏电流存在，C1上的电荷经一段时间后就会泄放掉（一般为2mS），故不能长期保存信息。为了维持动态存储电路所存储的信息，必须使信息再生（即进行刷新）。 按教材P179简要说明工作原理 注意： 由于电容C1很小(0.1uuF～0.2uuF)，所以读出的信号很弱，需要进行放大。 每次读出造成C1上电荷的损失，原存储内容受到破坏（改变），因而还必须把原来信号重新写入（再生），在读数前需要对数据线进行预充电。 读出和写入操作均需按严格的定时时序脉冲进行，故动态RAM芯片内要有时钟电路。 刷新过程就是读出信息（不送到数据线上，此时Y选择线置0）经放大后再传送给位线时进行写入的。 5.2.3 RAM的内部结构 RAM的内部结构一般可分为存储体、地址译码器、输入输出（I/O）和控制电路4部分 1. 存储体 存储体是存储器储存信息的主体，它由大量的基本存储电路按一定的规则组合而成。 例如，容量为2K × 8位的存储器芯片，一共有2K个存储单元，每个单元由8个基本存储电路组成，可以储存 8位二进制信息，故该芯片的存储体共包含有 2×1024×8个基本存储电路。这些基本存储电路一般成矩阵排列，排列方法与地址译码方式有关。 2．地址译码 存储器中的每一个存储单元都有一个对应的地址，CPU访问存储器的某一单元时，首先必须将该单元的地址经地址总线送到该存储器，经过译码后，才能找到该单元。存储器内的地址译码有两种方式： (1) 单译码方式 地址译码只使用一个译码器，译码器的一个输出端选择一个存储单元（即一个字），故此输出线又称字线，一根字线选择某个字的所有位。 采用单译码结构，n根地址输入线经全译码有2n个输出，用以选择2n个字（本例中有4根地址线A3～A0，可选择16个单元，即24=16）。 随着存储字的增加，译码输出线及相应的驱动电路会急剧增加，存储器的体积和成本也将迅速增加，故单译码结构只用于小容量的存储器中。 (2)双译码方式 在字数较多的存储器中，为了减少输出选择线的数目，一般采用双译码方式。 在双译码方式中，将存储单元排列成矩阵形式，地址译码器分为两个（X译码和Y译码），即要在存储矩阵中选择某一存储单元是靠X、Y两个译码器的选择线的交点来确定的。 例如，有一片1024×1位的存储器芯片，需10位地址（210=1024）。若用单译码方式，则需1024根选择线；若用双译码方式，X、Y方面各用5位地址码，则译码后各有32根选择线（25=32），它们的交点为1024个（32×32=1024），而选择线总共只有64根（如图5．6所示），因而