第四章 存储器系统2.ppt

存储器芯片的扩展及其与系统总线的连接 重点：不同规格、类型的存储器芯片与系统总线连接，构成存储器系统。 一、 存储器芯片与CPU的连接 CPU对存储器进行读写操作，先给出地址信号，选择要进行读/写操作的存储单元，再发出读/写控制信号，最后才能在数据总线上交换数据 存储器芯片与CPU之间的连接，实质上就是其与系统总线的连接，包括： 地址线的连接； 数据线的连接； 控制线的连接； 连接中要考虑以下几方面问题： 1、CPU总线的负载能力 一般其输出直流负载能力为带一个TTL负载。现在，存储器一般都为MOS电路，直流负载很小，主要负载是电容负载，故在小型系统中，CPU可以直接与存储器相连接，较大的系统中，若CPU的负载能力不能满足要求，可以（就要考虑CPU能否带得动，需要时加上缓冲器，）由缓冲器的输出带负载。 2、CPU的时序和存储器的存取速度配合问题 CPU在取指和存储器读或写操作时有固定时序，要根据这些要求确定存储器存取速度，或在存储器已经确定的情况下，考虑是否加Tw周期，以及如何实现。 3、存储器的地址分配和片选问题 内存通常分成RAM和ROM两大部分，而RAM又分为系统区(即机器的监控程序或操作系统占用的区域)和用户区，用户区又要分成数据区和程序区，ROM的分配也类似，所以内存的地址分配很重要。存储器芯片的容量有限，通常由多片组成一个存储器，这时就考虑如何产生片选信号的问题。 4、控制信号的连接 CPU在与存储器交换信息时，通常有以下几个控制信号(对8088/8086来说)： M */ IO （ M / IO *），RD*，WR*以及WAIT信号。把这些信号变成存储器要求的控制信号，以实现所需的控制。 二、 存储器芯片的扩展 有两种存储器芯片扩展方法： 1、存储器芯片的位扩充 适用场合：存储器芯片的容量满足要求但字长不够。 例1 用1K×4的2114芯片构成lK×8的存储器系统。 分析： 每个芯片的容量为1K，满足容量要求。每个芯片只能提供4位数据，需用2片芯片构成，以满足8位字长的要求。 设计要点： 将两芯片的地址线对应并联，接至系统地址总线的低10位。 数据线则按芯片编号连接，1号芯片的4位数据线依次接至系统数据总线的D0-D3； 2号芯片的4位数据线依次接至系统数据总线的D4-D7。 两个芯片的WE*端并在一起后接至系统控制总线的存储器写信号（如CPU为8086/8088，也可和M / IO *或M */ IO的组合来承担）。 CS*引脚也分别并联后接至地址译码器的输出，而地址译码器的输入则由系统地址总线的高位来承担。 当存储器工作时，根据高位地址译码结果同时选中两个芯片，地址的低位同时到达每个芯片，选中它们相同序号单元。在读/写信号的作用下，两个芯片的数据同时读/写，输出/写入一个字节。 用2114组成1K×8的存储器连线 根据硬件连线图，我们还可以进一步分析出该存储器的地址分配范围如下： A19 ... A12 A11 A10 A9 ... A0 × × 0 0 0 0 0 0 0 0 H ： ： ： ： × × 0 0 1 1 0 3 F F H ×表示可以任选值，在这里我们均选0。 2、存储器芯片的字扩充 适用场合：存储器芯片的字长符合存储器系统的要求，但其容量太小。 例2 用2K×8的2716Ａ存储器芯片组成8K×8的存储器系统。 分析：每个芯片的字长为8位，满足存储器系统的字长要求。每个芯片只能提供2K个存储单元，需用4片这样的芯片，以满足容量要求。 设计要点： 将芯片的11位地址线对应并联，再按次序接至系统地址总线低11位。 将各芯片的8位数据线依次接至系统数据总线的D0-D7。 四个芯片的OE*端并在一起后接至系统控制总线的存储器读信号，CE*引脚分别接至地址译码器的不同输出。 高位地址不同，译码器选中不同的芯片，低位地址码则同时到达每一个芯片，选中它们的相应单元。在读信号作用下，只有被选中芯片的数据被读出，送上系统数据总线，产生一个字节的输出。 用2716组成8K×8的存储器连线 A19 ... A13 A12 A11A10 A9 ... A0 × × 0 0 0 0 0 0 0 0 0 H ： ：