异步二进制加法计数器1电路组成.PPT

低位的进位信号就是相邻高一位触发器的时钟 信号。 用4个JK触发器组成4位二进制异步加法器， 计数脉冲加到最低位触发器FF0的CP端。如上图所示，图中C0为计数脉冲输入端，为置0脉冲输入端。 第五节 计数器 【教学目标】 1．理解异步二进制加法计数器工作原理 2．了解异步十进制加法计数器电路组成，理解 其工作原理 3．了解二进制计数器与十 进制计数器的区别 4．能识别二进制加法计数器电路及其集成电路管脚图 【教学重点】 异步二进制计数器的理解和掌握 【教学难点】 异步十进制计数器 一、基本概念 1.计数器 计数器：是一种能对输入脉冲进行累计计数的逻辑电路。 2.计数器分类 计数器的种类很多， 按触发器动作特点可分为异步计数器和同步计数器； 按计数制可分为二进制计数器和十进制计数器； 按运算功能可分为加法计数器和减法计数器等。 影片放映:计数器的使用实例 二、异步二进制加法计数器 1.电路组成 二、异步二进制加法计数器 2.电路特点： 二、异步二进制加法计数器 3 .计数过程 计数前应先清0，即在置0端加一个负脉冲，使所有触发器全部置0态(Q3Q2Q1Q0=0000)。 当第一个脉冲信号输入后，FF0由0态翻转为1态，即Q0由0变1； 当第二个脉冲信号输人后，FF0由1态翻转为0态，即Q0由1变为0并产生一进位信号使FFl由0态翻转为1态，即Q1由0变1， 依次类推。在第15个脉冲信号输人后，若再来一个脉冲，四个触发器又回到0态。 二、异步二进制加法计数器 4.计数特点 各位触发器的状态是从低位向高位逐次翻转的，与计数脉冲的输入是不同步的，所以称为异步计数器。 异步计数器电路简单，但计数速度慢。 [动画演示]：计数过程 三、十进制异步加法计数器 电路如图所示，它是由4个JK 触发器组成的异步十进制加法计数器。 FF0: J0=K0=1 CP0=CP (计数脉冲） FF1: J1=Q3 K1=1 CP1=Q0 FF2: J2=K2=1 CP2=Q1 FF3: J3=Q1Q2 K3=1 CP3=Q0 [动画演示]：计数过程 1.电路组成 三、异步十进制加法计数器 [动画演示]：计数过程 三、异步十进制加法计数器 3. 计数器状态表 0 0 0 0 0 10 9 1 0 0 1 9 8 0 0 0 1 8 7 1 1 1 0 7 6 0 1 1 0 6 5 1 0 1 0 5 4 0 0 1 0 4 3 1 1 0 0 3 2 0 1 0 0 2 1 1 0 0 0 1 0 0 0 0 0 0 Q0 Q1 Q2 Q3 对应的十进制数 二进制数码 CP脉冲序列号 三、异步十进制加法计数器 4. 计数特点 从第1个计数脉冲至第9个计数脉冲，十进制计数过 程与二进制计数过程相同。 第10个计数脉冲输入后，Q0由1变0，产生1个负脉 冲输人FF1和FF3，因FF1的J1=0，故Q1仍为0，而FF3 因J3a=J3b=0，故Q3由1变0，这样电路呈 Q3Q2Q1Q0=0000状态，同时Q3向高位输出1个进位信 号，完成计数过程。 四、集成计数器简介 1. 异步4位二进制加法计数器集成电路 右 图是异步4位二进制加法计数器CT74LS293的外引线排列图。 其中Q0～Q3为输出端，R0A、R0B为复位端，NC为空脚。文字符号上的横线表示低电平有效。 2. 同步十进制加法计数器集成电路 右图是同步集成十进制加法计数器CT74LSl60外引线排列图。 电路有清零、预置数码、十进制计数及保持原态4种逻辑功能。有关详尽资料可查集成电路手册。 四、集成计数器简介 【课堂练习】 教材思考与练习第1、2题 第五节 计数器 【课堂小结】 一、计数与计数器基本概念 1．计数概念 2．计数器分类 二、异步二进制 加法计数器 1．电路组成 2．计数原理 三、异步十进制加法计数器 1.电路组成 2.技术特点 四、集成计数器电路管脚引线图识别 第五节 计数器 【课后作业】 1．教材中思考与练习题第3题； 2．一个双稳态触发器能表示几位二进制数？ 要表示4位二进制数应有几个双稳态触发 器？共有多少个计数状态？ 第五节 计数器 * * * * * * * * *