106学年度统一入学测验(资电类专业科目二).DOC

106～ PAGE 4　【106】四技二專統一入學測驗 【106】四技二專統一入學測驗　106～ PAGE 5 10 106 年四技二專 年 四技二專 統一入學測驗 電機與電子群資電類專業科目(二) （本試題答案係統一入學測驗中心106年5月8日公布之參考答案） 第一部分：數位邏輯 1. 在數位信號脈波的上升緣中，從振幅的10%到振幅的90%之時間，稱之為？　(A)脈波寬度　(B)脈波週期　(C)設定時間　(D)上升時間。 概論 2. 將十六進位數字5A.C(16)轉換為四進位數字，下列何者正確？(A)1011010.1100(4)　(B)1122.3(4)　(C)132.3(4)　(D)90.75(4)。 數字系統 3. 在圖(一)中，假設邏輯閘延遲時間為0。若將左邊三個位元組資料由LSB（最低有效位元）到MSB（最高有效位元）依序輸入至邏輯電路之後，其輸出Y的位元組結果為何（最左位元為MSB，最右位元為LSB）？ (A(B(C(D 基本邏輯閘 4. 以下四個組合邏輯電路，何者的真值表與其他三者不同？ (A)　(B)(C)　(D)。 布林代數及第摩根定理 1.(D)　2.(B)　3.(B)　4.(A) 5. 如圖(二)使用兩顆74138IC來實現布林函數F1(S3，S2，S1，S0)與F2(S3，S2，S1，S0)，下列何者正確？(A) F1(S3，S2，S1，S0)=?(1，5，9，12)且F2(S3，S2，S1，S0) =?(0，7，8，15) (B) F1(S3，S2，S1，S0)=?(0，7，8，15)且F2(S3，S2，S1，S0) =?(1，5，9，12) (C) F1(S3，S2，S1，S0)=?(1，5，8，11)且F2(S3，S2，S1，S0) =?(0，7，8，14) (D) F1(S3，S2，S1，S0)=?(2，3，4，6)且F2(S3，S2，S1，S0) =?(2，3，5，6)。 組合邏輯電路之設計及應用 6. 有一個邏輯電路可將頻率為256Hz的輸入方波信號除頻為1Hz，其結構主要為使用D型正反器的“非同步計數器”，其中每個D型正反器的傳遞延遲時間為10ns，從整體電路反應時間來看，此除頻電路正常操作的最高工作頻率為何？　(A)80MHz　(B)12.5MHz　(C)2.56MHz　(D)0.390625MHz。 循序邏輯電路之設計及應用 7. 如圖(三)電路圖中，若電路狀態的呈現以Q4Q3Q2Q1Q0表示，請問何種初始狀態下，電路經過7個時脈週期後 會呈現10001狀態？　(A)11011　(B)10101　(C)00000　(D)11111。 循序邏輯電路之設計及應用 5.(A)　6.(B)　7.(A)　 8. 小明必須設計一個邏輯電路，目標是將時脈信號的頻率從10MHz(fin)除頻為2MHz(fout)。圖(四)所示為小明應用非同步計數器所設計的除頻器電路，其中，Q2為最高位元(MSB)，而Q0為最低位元(LSB)，但NAND閘的輸入信號A2A1A0與正反器輸出信號Q2Q1Q0有尚未完成的連接關係。假設所有正反器的PR=1，試問此電路中A2A1A0與Q2Q1Q0之連接關係式為何？ 循序邏輯電路之設計及應用(A)A2A1A0=Q1Q0(B)A2A1A0=Q2(C)A2A1A0=Q2Q0(D)A2A1A0=Q2Q1。 9. 如圖(五)所示之計數器，其時脈CLOCK輸入頻率為60Hz的方波（準位1的時間占週期50%），請問QA的輸出信號頻率為何？在每個週期輸出信號中，準位1的時間所占之百分比又為何？(A) 頻率為20Hz，準位為1的時間占一個週期的25%(B) 頻率為15Hz，準位為1的時間占一個週期的50%(C) 頻率為15Hz，準位為1的時間占一個週期的25%(D) 頻率為30Hz，準位為1的時間占一個週期的66%。 循序邏輯電路之設計及應用 　　　　　　　　　　 10. 如圖(六)所示，假設圖內兩個邏輯閘的延遲時間皆為Td，請問下列敘述何者正確？　(A)當A輸入一個由高準位轉為低準位的脈波，則Y會輸出一個寬度為Td的高準位脈波，而後維持低準位　(B)當A輸入一個由低準位轉為高準位的脈波，則Y輸出一個寬度為Td的高準位脈波，而後維持低準位　(C)當A輸入一個由高準位轉為低準位的脈波，則Y在延遲2個Td時間後，產生一個脈波上升正緣，並維持寬度為Td的高準位脈波，而後維持低準位　(D)當A輸入一個由低準位轉為高準位的脈波，則Y在延遲2個Td時間後，產生一個脈波上升正緣，並維持寬度為Td的高準位脈波，而後維持低準位。 循序邏