基于FPGA的DCM设计研究.pdfVIP

ELECTRONICS WORLD ・探索与观察 基于FPGA的DCM设计研究 江苏金陵机械制造总厂 徐立升 张建春 【摘要】 Xilinx公司的FPGA中的数字时钟管理单元（DCM），具有强大的时钟管理作用。本文介绍了FPGA中的DCM的原理与应用，对其 工作原理、组成、使用方法及应用进行了系统描述，通过对DCM IP核的参数设置和程序设计实现了时钟的倍频、分频和相位移动等功能。 【关键词】 FPGA；DCM；IP核 相位关系，细粒度相移使用CLKOUT_PHASE_SHIFT和PHASE_ 1 引言 SHIFT属性来调节输出时钟的相位[3] 。DCM 中时钟的移相是相对 CLKIN而言的。DCM 中的细粒度时钟相位调整为： 随着集成电路的发展，芯片的集成度越来越高，实现的功能 相移(ns)=(PHASE_SHIFT/256)*FCLKIN 越来越多。可编程逻辑器件FPGA是一种可在线编程的逻辑芯片， 其中FCLKIN为输入时钟CLKIN 的频率。 具有强大的实时处理与运算能力，在通信与图像处理中的应用越 DCM 中数字相移器可以提供正负相位的调整，在VARIABLE_ 来越多。为了适应各种需要，FPGA 内部集成了数字时钟管理单元 CENTER和FIXED模式下，PHASE_SHIFT属性的全范围始终是-128 DCM ，DCM 提供了强大的时钟管理功能：时钟去偏斜，频率综 到+128 。在VARIABLE_POSITIVE模式下，PHASE_SHIFT属性的 合，时钟相移，动态重配置等功能。DCM 内部结构图如图1所示。 范围是0到+255 ，可以实现输入时钟的1/256相位的精确调整。 2.4 状态逻辑 状态逻辑表示出DCM 的工作状态。STATUS[7:0]只有低3位有 定义；STATUS[0]置高时，表示DCM相移溢出；当STATUS[1]置 高时，表明CLKIN端没有输入时钟；当STATUS[2]置高时，表明 CLKFX端没有输出信号。 2.5 动态重配置 动态重配置端口可以实时加载来更新DCM 的初始设置,不需要 重新启动电路。动态重配置端口可以完成以下功能： （1）可动态调整倍频系数M与分频系数D ，产生新的时钟频率。 （2 ）可动态调整相移因子PHASE_SHIFT值，产生新相移。 图1 DCM内部结构图 2 DCM组成 DCM是Xilinx公司专有的时