数字系统EDA技术（廖阔）第六章 实验要求和安排.pptVIP

* * 实验内容和要求 ? 实验课程总共24学时，分6次进行，每次4学时。完成4个实验设计题目，前3个设计题目每个占用4学时，分3次完成，第4个设计题目占用12个学时，分3次完成。实验设计题目由浅入深，由小到大，最后完成一个电子系统的设计和实现。 实验一：八位全加器的设计（1次） 实验二：0-999计数器（1次） 实验三：七段译码及扫描显示电路设计（1次） 实验四：数字频率计的设计及实现。（3次） 实验教学内容及要求 实验一： 八位全加器的设计 要求： 1、用VHDL设计四位全加器。 2、利用步骤一得到的四位全加器，用图形方式构 成八位全加器的顶层文件。 3、完成八位全加器的时序仿真。 4、熟悉QUARTUS II 开发系统，初步掌握 EDA 技术的设计流程。 （1）用vhdl语言设计一个四位全加器 （2）用原理图方式实现：将两个四位加法器串行级联构成一个八位加法器。 （3）用原件例化语句构建8位全加器 （4）8位全加器仿真结果： 实验二： 1、具有清除端、使能端，计数范围为0~999的 计数器设计。个位、十位、百位分别计数输