第2章习题解答-太原理工大学.PDF

第 2 章 习题解答■■■■■·1 · 第 2 章 习 题 解 答 2.1 简述 8086 和 80486CPU 内部结构由哪些部件组成，并阐述它们的功能。 答：① 8086CPU 的内部结构由执行单元EU 和总线接口部件 BIU 两部分组成。 总线接口部件 BIU 负责 8086CPU 与存储器和外设之间的信息传送。具体地说，BIU 负责从内存的指定区域取出指令，送至指令队列排队。在执行指令时所需要的操作数，也 由 BIU 从内存的指定区域取出，传送给执行部件 EU 去执行。BIU 包含一个地址加法器、 一组 16 位的段寄存器、一个 16 位的指令指针 IP 、一个 6 字节的指令队列缓冲器以及总线 控制电路。 学 EU 负责指令的执行。它从 BIU 的指令队列中取出指令、分析指令并执行指令，而执 行指令过程中所需要的数据以及执行的结果，也都由 EU 向 BIU 发出请求，再由 BIU 对存 储器或外设进行存取操作来完成。EU 部件主要由算术逻辑单元、标志寄存器、通用寄存 器、指针寄存器、间址寄存器、指令译码器和控制电路组成。 大 ② 80486CPU 内部包括总线接口部件、指令预取部件、指令译码部件、控制和保护测 试单元部件、整数执行部件、分段部件、分页部件，以及浮点运算部件和高速缓存 （Cache ）管理部件。 工 总线接口部件 BIU 与外部总线连接，用于管理访问外部存储器和 I/O 端口的地址、数 据和控制总线。对处理器内部，BIU 主要与指令预取部件和高速缓存部件交换信息，将预 取指令存入指令代码队列。 理 80486 CPU 内部有一个 32 字节的指令预取队列，在总线空闲周期，指令预取部件 （pre-fetcher ）形成存储器地址，并向BIU 发出预取指令请求。 指令译码部件 IDU 从指令预取队列中读取指令并译码，将其转换成相应控制信号。 原 控制部件 CPTU 对整数执行部件、浮点运算部件和分段管理部件进行控制，使它们执 行已译码的指令。 整数执行部件 IU 包括四个 32 位通用寄存器、两个 32 位间址寄存器、两个 32 位指针 寄存器、一个标志寄存器、一个 64 位桶形移位寄存器和算术逻辑运算单元等。它能在一个 太 时钟周期内完成整数的传送、加减运算、逻辑操作等。 浮点运算部件 FPU 用于完成浮点数运算。由于 FPU 与 CPU 集成封装在一个芯片内， 而且它与 CPU 之间的数据通道是 64 位的，所以，当它在内部寄存器和片内 Cache 取数 时，运行速度会极大提高。 分段部件 SU 和分页部件 PU 实现存储器保护和虚拟存储器管理。 高速缓冲存储器部件 CU，80486CPU 中的 Cache 部件与指令预取部件紧密配合，一旦 预取代码未在 Cache 中命中，BIU 就对 Cache 进行行填充，从内存中取出指令代码，同时 送 Cache 部件和指令预取部件。 2.2 8086 微处理器和 80486 微处理器中各有哪些寄存器？ 答：① 8086 微处理器中包含 4 个通用数据寄存器（AX 、BX 、CX、DX ）、4 个指针 和变址寄存器（SP、BP 、 SI 、DI ）、4 个段寄存器（CS、DS 、SS、ES ）和 1 个标志寄存 器（FR ）。 ·2 · 第 1 章