微机原理 第二节 8086微处理器.pptVIP

§1 微处理器概述 一、微处理器的主要功能 二、微处理器的一般编程结构 三、微处理器的主要性能指标 §2 8086微处理器 · 16位处理器 （一）8086CPU的组成与功能 2. 功能 二、 8086的存储器组织 三、 8086的周期 四、 8086的引脚功能 §3 8086系统配置 最小系统配置 最大系统配置 §4 8086微处理器的操作和时序 复位操作 最小模式读操作 最小模式写操作 最大模式读操作 最大模式写操作 §5 Intel高档微处理器 作业 简述8086CPU的构成与工作过程 计算34-89，该运算结束后，FR中状态位分别为什么？ 8086CPU为什么要分段，怎样分段？若现有CS=434EH, DS=12A6H, ES=12A6H, SS=01A6H , IP=01A6H , SP=100H, SI=2000H, DI=5000H,按如下要求计算物理地址并示意出相对位置。 (1)求当前段的段首和段末地址（设每段64K); (2)若下一条指令为数据串传送指令，且DF=0,下一条指令的地址，源数据串的首地址，目的数据串的首地址； (3) 堆栈栈顶指针的地址 2. AD19~AD16/ S6~S3 地址/状态复用线 输出 三态 　 T1时 为地址线A19~A16 　T2~T3时 为状态线S6~S3 3.　 BHE/S7 数据高8位允许/状态 输出 三态 　T1: BHE 高8位允许信号线 BHE往往与A0相组合使用 　T2~T3 : S7 8086未用 4. 　ALE 地址锁存允许 输出 三态 　T1: ALE=1 表明AD总线上是地址信号. 5. 　DEN 数据允许信号 输出 　　T2~T3 DEN=0 AD总线上是数据信号 6. 　DT/R 数据发送/接收控制信号 输出 三态 DT/R= 1 接收 （＝ 0 发送） 10. READY 准备就绪信号 输入 由外部发出, 表示CPU访问的存储器或I/O端口已为传送做好准备 READY= 1 准备就绪?（ ＝ 0 CPU插入等待周期Tw） 11. INTR 中断请求 输入 电平触发 12. INTA中断响应信号 输出 13. NMI 不可屏蔽中断请求信号 输入 14. HOLD 总线请求信号 输入 当有其它共享总线的主控设备向CPU请求使用总线 15. HLDA 总线响应信号 输出 例: DMA 16. RESET 复位信号 输入 RESET至少要维持4个T的高电平才有效. CPU复位操作为：对FR、IP、DS、ES、SS及指令队列清零, 　　　　　　　　CS=FFFFH。 17. 测试信号 TEST ， 输入 当CPU执行WAIT指令时, 每隔5个时钟周期, TEST进行一次测试, 若TEST测试无效, 则CPU处于踏步等待状态, 直到有效, CPU才继续执行下一条指令. 18. MN/ MX 工作模式选择信号 MN/MX= 1 最小 （＝０ 最大） 五、8086CPU的特点： 1. 设计了指令队列，EU与BIU的工作既相互独立又相互配合，提高了CPU的工作效率。 存储器采用地址分段管理和奇偶分体连接组织结构，使： 1）指令紧凑； 2）为程序浮动装配创造了条件； 3）可灵活访问字或字节。 3. 采用引脚的复用技术，使芯片引脚数量大为减少，从而减小了芯片的体积。 8086为了完成自身的功能，需要执行各种操作。8086CPU的主要操作有 ①系统的复位和启动操作； ②暂停操作； ③总线操作； ④中断操作； ⑤最小模式下的总线保持； ⑥最大模式下的总线请求／允许。 流水线技术 存储器管理技术 引脚复用技术 指令预取 第一指令译码 第二指令译码 第二指令译码 执行指令 回写 执行指令 回写 段选择子 偏移地址 段描述子 线性地址 物理地址 目录 表 偏移量 页目录 逻辑地址 页表 分段 分页 本章小结 8086CPU的编程结构 8086CPU的系统配置