- 1、本文档共51页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
嵌入式系统的原理及应用
嵌入式系统的原理及应用 2.7 S3C2410 ARM微处理器简介 2.7 S3C2410 ARM微处理器简介 2.7 S3C2410 ARM微处理器简介 嵌入式系统的软硬件框架 嵌入式系统的开发步骤 嵌入式系统的开发步骤 嵌入式系统的开发步骤 JXARM9-2410教学系统的硬件组成 S3C2410X内部结构图 2.7.2 S3C2410A 的启动 2.7.3 存储器控制器 2.7.3 存储器控制器 2.7.3 存储器控制器(续1) 2.7.3 存储器控制器(续1) 2.7.3 存储器控制器(续2) (1)总线宽度和等待控制寄存器BWSCON (2) 组控制寄存器(nGCS0~ nGCS7) 2.7.4 Nand Flash控制器 总线控制信号 SDRAM/SRAM NAND Flash NAND FLASH 模式配置 NAND Flash与Nor Flash 2.7.5 时钟和电源管理 FCLK is used by ARM920T. HCLK is used for AHB bus, which is used by the ARM920T, the memory controller, the interrupt controller, the LCD controller, the DMA and the USB host block. PCLK is used for APB bus, which is used by the peripherals such as WDT, IIS, I2C, PWM timer, MMC interface, ADC, UART, GPIO, RTC and SPI. The S3C2410X supports selection of Dividing Ratio between FCLK, HLCK and PCLK. This ratio is determined by HDIVN and PDIVN of CLKDIVN control register. p231 2.7.5 时钟和电源管理 CLOCK GENERATOR POWER MANAGEMENT SPECIAL REGISTER Register Address R/W Description Reset Value MPLLCON 0x4C000004 R/W MPLL configuration register 0x0005C080 UPLLCON 0x4C000008 R/W UPLL configuration register 0 PLLCON Bit Description Initial State MDIV [19:12] Main divider control 0x5C / 0x28 PDIV [9:4] Pre-divider control 0x08 / 0x08 SDIV [1:0] Post divider control 0x0 / 0x0 CLOCK CONTROL REGISTER (CLKCON) Register Address R/W Description Reset Value CLKCON 0x4C00000C R/W Clock generator control register 0x7FFF0 2.7.6 输入/输出口 2.7.6 输入/输出口 2.7.6 输入/输出口 2.7.7 中断 中断处理框图 Figure 14-2. Priority Generating Block p357 2.7.7 中断 2.7.8 异步串行口UART S3C2410A 的UART (Universal Asynchron-ous Receiver and Transmitter) 提供了三个独立的异步串行I/O口。 每个UART都可工作在中断模式或DMA模式,即产生中断或DMA请求以在CPU和UART之间传送数据。 使用系统时钟,UART最高可以支持230.4K bps 的位传输率。 如果采用外部时钟,则UART可以实现更高速度的传输; 每个UART包括2个16字节的接收/发送FIFO。 2.7.8 异步串行口UART 2.7.8 异步串行口UART 2.7.8
您可能关注的文档
- 山西新高考备考策略.ppt
- 山语城户型现代简约风格装修案例分析点评.ppt
- 山语城平现代风格装修户型解读装修效果图.ppt
- 岩体的力学性质及工程分类.ppt
- 岩土力学与地基基础土的工程分类.ppt
- 山西新选震撼加奖培训.ppt
- 岩体的基本力学性质.ppt
- 岗前寿险的意义与功用.ppt
- 岩溶(喀斯特)华电.ppt
- 岩石导热系数测试方法比较.ppt
- 2023-2024学年江苏省南京一中九年级(上)月考化学试卷(10月份).doc
- 回归课本应用文写作专项任务单(必修第一_三册)-2024届高三英语一轮复习牛津译林版(2020).docx
- 2023-2024学年江苏省南京市鼓楼区金陵中学仙林分校九年级(上)月考化学试卷(10月份).doc
- 2025届长沙一中高三第一次月考数学试卷.docx
- Unit+1错题2024-2025学年牛津译林版七年级英语上册.docx
- 立体几何中的建系求角题型难点分类练习解析版.docx
- 立体几何中的建系求角题型难点分类练习原卷版.docx
- 浙江杭州市第二中学+高考考纲3500词汇练习(语法填空练习)(下).docx
- 江苏省南京二十九中学2023-2024学年九年级上学期月考物理试卷(10月份).docx
- 牛津译林版八上第一次月考考点讲解(教师版).pdf
文档评论(0)