第7章微处理器的内部组成及外部功能特性.ppt

第 7 章 微处理器的内部组成 及外部功能特性 本章主要内容 1. 微处理器的内部组成结构 2. 微处理器的外部引脚功能 3. 微处理器的总线时序 7.1 微处理器的内部结构 为了说明现代微处理器的内部组成结构，这里给出一个经适当简化的Pentium处理器的内部结构框图(如图7.1所示)，并以此为例对现代微处理器的主要组成部件及其实现技术做概要说明。 7.1.1 总线接口单元BIU 总线接口单元BIU(Bus Interface Unit)是微处理器与微机中其他部件(如存储器、I/O接口等)进行连接与通信的物理界面。 通过这个界面，实现微处理器与其他部件之间的数据信息、地址信息以及控制命令信号的传送。 由图7-1可见，Pentium处理器的外部数据总线宽度为64位，它与存储器之间的数据传输率可达528MB/s。 由于Pentium处理器内部的算术逻辑单元ALU(Arithmatic Logic Unit)和寄存器的宽度仍是32位的，所以它仍属于32位微处理器。 Pentium处理器的地址总线位数为32位，即它的直接寻址物理地址空间为232＝4GB。 另外，BIU还有地址总线驱动、数据总线驱动、总线周期控制及总线仲裁等多项功能。 7.1.2 指令Cache与数据Cache Cache(高速缓存)技术是现代微处理器及微型计算机设计中普遍采用的一项重要技术。 它使CPU在较低速的存储器件条件下获得较高速的存储器访问时间，并提高系统的性能价格比。 在Pentium之前的80386设计中，曾在处理器外部设置一个容量较小但速度较快的“片外Cache”。 在80486中，则是在处理器内部设置了一个8KB的 “片内Cache”，统一作为指令和数据共用的高速缓存。 Pentium处理器中的Cache设计与80386和80486有很大的不同，它采用哈佛结构。 把Cache分为“指令Cache”和“数据Cache”分别设置，从而避免仅仅设置统一Cache时发生存储器访问冲突的现象。 Pentium包括两个8KB的Cache——一个为8KB的数据Cache，一个为8KB的指令Cache。 指令Cache只存储指令，而数据Cache只存储指令所需的数据。 在只有统一的高速缓存的微处理器(如 80486)中，一个数据密集的程序很快就会占满高速缓存，几乎没有空间用于指令缓存，这就降低了微处理器的执行速度。 在Pentium中就不会发生这种情况，因为它有单独的指令Cache。 如图7-1所示，经过BIU，指令被保存在8KB的“指令Cache”中，而指令所需要的数据则保存在8KB的“数据Cache”中。 这两个Cache可以并行工作，并被称为“1级Cache”或“片内Cache”，以区别于设置在微处理器外部的“2级Cache”或“片外Cache”。 7.1.3 超标量流水线结构 “超标量流水线”结构是Pentium处理器设计技术的核心。 流水线(pipeline)方式是把一个重复的过程分解为若干子过程，每个子过程可以与其他子过程并行进行的工作方式。 采用流水线技术设计的微处理器，把每条指令分为若干个顺序的操作(如取指、译码、执行等)，每个操作分别由不同的处理部件(如取指部件、译码部件、执行部件等)来完成。 这样构成的微处理器，可以同时处理多条指令。 对于每个处理部件来说，每条指令的同类操作(如取指令)就像流水一样连续被加工处理。 这种指令重叠、处理部件连续工作的计算机(或处理器)，称为流水线计算机(或处理器)。 采用流水线技术，可以加快计算机执行程序的速度并提高处理部件的使用效率。 图 7.2 表示了把指令划分为五个操作步骤并由处理器中五个处理部件分别处理时流水线的工作情形。 如图7.2所示，流水线中的各个处理部件可并行工作，从而可使整个程序的执行时间缩短。 容易看到，在图中所示的7个时间单位内，已全部执行完3条指令。 如果以完全串行的方式执行，则3条指令需3×5＝15个时间单位才能完成。 显然，采用流水线方式可以显著提高计算机的处理速度。 Pentium处理器的流水线由分别称为“U流水”和“V流水”的两条指令流水线构成(双流水线结构)，其中每条流水线都拥有自己的地址生成逻辑、ALU及数据Cache接口。 Pentium处理器可以在一个时钟周期内同时发送两条指令进入流水线。比相同频率的单条流水线结构(如 80486)性能提高了一倍。 通常称这种具有两条或两条以上能够并行工作的流水线结构为超标量(superscalar)结构。 与图7.2所示的情形相同，Pentium的每一条流水线也是分为五个阶段(5级