一种快速SIMD浮点乘加器的设计与实现.pdfVIP

CN43—1258／TP 计算机工程与科学 2012年第 34卷第 1期 ISSN 1OO7—13OX COMPUTERENGINEERING ＆ SCIENCE VoI．34，No．1，20l2 文章编号 ：1007—130X(2012)01—006905 一 种快速 SIMD浮点乘加器的设计与实现 DesignandImplementationofaFast SIMD Floating——PointFusedM ultiply——AddUnit 吴铁彬，刘衡竹 ，杨 惠 ，张剑锋 ，侯 申 WU Tie-bin，LIU Heng-zhu，YANG Hui，ZHANG Jian—feng，HOU Shen (国防科学技术大学计算机学院，湖南 长沙 410073) (SchoolofComputerScience，NationalUniversityofDefenseTechnology，Changsha410073，China) 摘 要 ：本文设计和实现了5级全流水 SIMD浮点乘加器，支持双精度和双单精度浮点乘法、乘 累加 (减)操作 ，用Modelsim和 NCVerilog测试和验证 了RTL代码实现，基于 65nm 工艺采用 Synopsys公 司 的DesignComplier工具综合硬件实现 ，运行频率可达 714．286MHz。结果表明，相比文献E3]中经典的低 延迟乘加结构，在相同综合条件 下性能提升 了17．89 ，面积增加 了6．61 ，功耗降低了25．O8 。 Abstract：A new 5-stagepipelinedarchitectureoffloating—pointfusedmultiply—add(FMAC)unitis proposedand implemented．In thisarchitecture，doubleprecision ordouble—singleprecision floating— pointmultiply，multiply—addandmultiply—subtractoperationsaresupported．Theunitisimplementedto RTL Code。andsimulatedandverifiedinM odelsim andNC Verilog．Furthermore，itissynthesizedin the65nm CM OStechnologybyDesignComplierofSynopsys，andthefrequencyreaches714．286M Hz． Inaddition，comparedwiththeconventionallow—delayFMACofpaperE3]inthesameenvironment，a— partfrom 6．61percentofareawhichcouldbeacceptableisincreased，17．89percentofdelayand25．08 percentofpowerisreduced． 关键词 ：浮点乘法；浮点乘累加 ；SIMD；双单精度 Keywords：floating—pointmultiply；floating—pointfusedmultiply—add (FMAC)；SIMD；double-single precisionfloating—point doi：10．3969／j．issn．1007—130X．2012．01．012 中图分类号：TP332．2 文献标识码 ：A (FMAC)运算能力 已经成为衡量 DSP性能指标 的 引言 一 个重要特征_】]。浮点融合乘加 将加法和乘法 融合成一个操作 ，提高了精度和吞吐率，已经成为 在高清晰图像处理、现代移动通信和雷达信号