- 1、本文档共26页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
简单数字电路设计组合电路
* Verilog HDL语言 华中科技大学计算机科学与技术学院 主讲:胡迪青 Email: hudq024@mail.hust.edu.cn QQ: 121374333 简单数字电路设计 设计验证与仿真 Verilog HDL不仅提供描述设计的能力,而且提供对激励、控制、存储响应和设计验证的建模能力。 激励和控制可用初始化语句产生。验证运行过程中的响应可以作为“变化时保存”或作为选通的数据存储。 最后,设计验证可以通过在初始化语句中写入相应的语句自动与期望的响应值比较完成。 要测试一个设计块是否正确,就要用Verilog再写一个测试模块。这个测试模块应包括以下三个方面的内容: 测试模块中要调用到设计块,只有这样才能对它进行测试; 测试模块中应包含测试的激励信号源; 测试模块能够实施对输出信号的检测,并报告检测结果。 * Simulating/Validating HDL The sad truth… 10% design, 90% validation If you do it right you will spend 9X more time testing/validating a design than designing it. Design Under Test (verilog) Stimulus Generation (verilog) Output Monitoring Self Checking (verilog) file file Verilog test bench shell Testbenchs are written in verilog as well. Testbench verilog is not describing hardware and can be thought of as more of a program. Testbench Example (contrived but valid) module test_and; integer file, i, code; reg a, b, expect, clock; wire out; parameter cycle = 20; and #4 a0(out, a, b); // Circuit under test initial begin : file_block clock = 0; file = $fopen(compare.txt, “r” ); for (i = 0; i 4; i=i+1) begin @(posedge clock) // Read stimulus on rising clock code = $fscanf(file, %b %b %b\n, a, b, expect); #(cycle - 1) // Compare just before end of cycle if (expect !== out) $strobe(%d %b %b %b %b, $time, a, b, expect, out); end // for $fclose(file); $stop; end // initial always #(cycle /2) clock = ~clock; // Clock generator endmodule 组合逻辑设计 组合逻辑电路 可以有若个输入变量和若干个输出变量,其每个输出变量是其输入的逻辑函数,其每个时刻的输出变量的状态仅与当时的输入变量的状态有关,与本输出的原来状态及输入的原状态无关,也就是输入状态的变化立即反映在输出状态的变化。 逻辑电路的各种运算可以用布尔代数来描述 狄摩根定律 利用狄摩根(DeMorgan)定律可以将积之和形式的电路转换为和之积形式的电路,或反之。 组合逻辑的三种通用表示方法 结构化(即门级)原理图 真值表 布尔方程式 实例:半加器 1 1 0 0 b 二进制输入 1 0 1 0 a 0 1 1 0 s 和输出 1 0 0 0 co 进位输出 Combinational Circuits Component Instantiations Circuit – A connection of modules – Also known as structure – A circuit is a second way to describe a module ? vs. using an always procedure, as earl
您可能关注的文档
- 第四章第3讲机械能守恒定律及其应用.ppt
- 第四章第一节牛顿第一定律2012.11.19.ppt
- 第四章第四节生物的分类1.ppt
- 第四章第一节细菌和真菌的分布改.ppt
- 第四章编码及实现.pptx
- 第四章第1讲物质的组成、性质、及其分类.ppt
- 第四章第4节细菌和真菌自然界中的作用2.ppt
- 第四章金融市场郑州大学金融保险.ppt
- 第四章金融与投资78.ppt
- 第四篇图论--第9章图.ppt
- 第10课 中国龙 说课(教案)湘美版 美术四年级下册.docx
- 粤教粤科版(2024秋) 一年级上册 4.13温暖的春天 教案.docx
- 小学生心理成熟阶段指南.docx
- 苏教版四下7.4《三角形按角分类》教学设计.docx
- 甘肃省临洮县康家集初中七年级音乐:美丽的草原我的家 教案.docx
- 2023-2024学年(统编版·五四制)五年级语文下册第七单元口语交际:我们都来讲笑话教学设计.docx
- 北师大版小学数学三年级上册 五 周长《长方形周长》教学设计.docx
- 湘教版《劳动教育》六下 第11课《树本粗糙,我心柔软》教学设计.docx
- 教科版四上第三单元第7课《设计制作小车(一)》教学设计.docx
- 第三单元第3课 信息的保存 教案1 三上信息科技苏科版(2023).docx
文档评论(0)