原创力文档- 1、本文档共3页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于FPGA技术全数字锁相环的设计与实现
Design and Realization of Entire Digital Phase—Locked
Loop Based on FPGA technology
杨辉媛，谭伟杰，满益彩 Yang hui-yuan，Tan wei-jie，Man yi-ca。l
(吉首大学物理科学与信息工程学院 fJishou Unire rsity coIIege of Physics science and
湖南 吉首 416000) Information Engineering，Jishou 416000，China)
摘 要：锁相环器件的数字集成化，使它的应用范围日益拓宽 该文提出了基于FPGA可编程技
术实现的全数字锁相环的一种设计方法。给出了实现方法和实验结果，通过仿真表明了该设
计方法是成功有效的。
关键词：锁相环；FPGA；Verilog HDL
中图分类号：TN609 文献标识码：A 文章编号：1003—0107(2008)03—0018-03
the integrated digital of PLL development。it has increasingly broadened the scope of
the application．One design method of entire digital Phase．Locked Loop based on FPGA technology is
introduced．Experiment method an result are given,This desIgn method is very successful and effective by
simulation．
Key words：Phase-locked loop；FPGA；Vedlog HDL
CLC number：TN609 Document code：A Article ID：1003-0107(2008)03·0018-03
1．引言
数字锁相环不仅继承了数字电 服原有可编程器件门电路数有限的
路的可靠性高、体积小 、价格低等 缺点。Ver j 1 Og HDL是一种硬件描 2．系统设计
优点，还解决了模拟锁相环的直流 述语言，用于从算法级 、门级到开 全数 字锁 相环 (DP L L)就是
零点漂移 、器件饱和及易受电源和 关级的多种抽象设计层次的数字系 环路部件 全部数 字化，采用数字
环境温度变化等缺点，此外还具有 统建模。被建模的数字系统对象的 鉴相器 (DPD)、数字环路滤波器
对离散样值 的实时处理能力 ，已 复杂性可以介于简单的门和完整的 (DLF)、
成为锁相技术发展的方向。而基于 电子数字系统之间。同时它提供了 数控振荡器 (DC0)构成的锁相
大规模可编程集成芯片的数字锁相 编程语言接口，通过该接口可以在 环路。 数字锁相环模型是模拟锁
环可根
文档评论（0）