双环路时钟发生器可清除抖动并提供多个高频.PDFVIP

双环路时钟发生器可清 除抖动并提供多个高频 输出 作者：Kyle Slightom 随着数据转换器的速度和分辨率不断提升，对具有更低相位噪 声的更高频率采样时钟源的需求也在不断增长。时钟输入面临 的积分相位噪声（抖动）是设计师在设计蜂窝基站、军用雷达 系统和要求高速和高性能时钟信号的其他设计时面临的众多 图1 AD9523-1 的功能框图 性能瓶颈之一。普通系统有多个低频噪声信号，PLL 可将其上 变频至更高频率，以便为这些器件提供时钟。单个高频 PLL 许多工程师把双环路 PLL 当作频率转换器，可减少固定量的 可以解决频率转换问题，但很难设计出环路带宽足够低，从而 参考输入抖动，但更加准确的做法是将其视为低相位噪声频率 能够滤除高噪声参考影响的PLL 。搭载低频高性能VCO/VCXO 转换器，其性能受到各个PLL 的环路带宽以及VCO/VCXO 的 和低环路带宽的 PLL 可以清除高噪声参考，但无法提供高频 相位噪声曲线的影响。 输出。高速和噪声过滤可以通过结合两个 PLL 同时实现：先