嵌入式系统基础教程第13讲 第7章嵌入式系统中断控制 99页.pptVIP

2008年6月22日 南京大学计算机系 《嵌入式系统原理与开发》 第13讲 南京大学计算机系 俞建新主讲 第7章 中断、DMA和时间管理 本章主要介绍以下内容： 嵌入式中断控制器 嵌入式DMA控制器 嵌入式时钟电源管理器 嵌入式实时时钟 嵌入式脉宽调制定时器 引言 中断控制、DMA控制、时钟脉冲控制和定时控制是所有计算机的必备功能，嵌入式处理器也不例外。 这一讲主要学习S3C44B0X嵌入式处理器中的中断控制器、DMA控制器以及与时间控制直接相关的四个部件。 与时间控制直接相关的四个部件是分别是：时钟电源管理器、锁相环、实时时钟和脉冲宽度调制定时器。 7.1 嵌入式系统中断控制 本节介绍以下内容 嵌入式中断控制器工作原理 S3C44B0X中断控制器 S3C44B0X的中断优先级产生模块 S3C44B0X的向量中断模式 S3C4510B中断控制器简介 S3C2410X中断控制器简介 建立异常中断向量中断表 非向量中断模式的中断入口程序范例 嵌入式中断应用程序举例 S3C44B0X硬件中断应用举例 中断控制器概述——几种处理器的中断控制器一览表 PC机的中断控制器 以普遍使用的基于x86处理器的PC机（台式机和笔记本）为例，它们都拥有两块级联的中断控制器接口芯片Intel 8259A，这种中断控制器接口芯片早期是分立元件，安装在主板上。自从80386处理器问世之后到现在所有PC机的这两块8259A中断接口控制器都集成在芯片组中。 嵌入式系统中断控制器概述 对通用计算机而言，中断控制包括：中断请求管理、中断使能/禁能、中断优先级分配、中断优先级判定、中断屏蔽/解除屏蔽、中断响应、现场保护和恢复等等。 中断控制由CPU内部的中断处理逻辑和寄存器，以及外部的中断控制器接口芯片完成。 从功能角度看，嵌入式处理器与通用处理器的中断控制器拥有基本相同的功能，只是实现细节不同。 PC和ES的中断控制器之主要差异 中断控制器对于PC和ES都是不可缺少的 但是PC机的中断控制器与CPU芯片是分离的，而ES中的中断控制器几乎都是内嵌的。 例如：8051系列和ARM系列处理器等。 x86与ARM中断向量表的比较 x86处理器的中断向量表 实模式中断向量表起始地址是0号单元地址，每一个中断向量占4字节，总共占空间1KB字节。 ARM处理器的中断向量表 与x86处理器类似，ARM处理器在启动时也需要一个异常中断向量表。该表也从ROM的0号地址单元存放，每4个字节对应于一个异常中断，总空间只有32个字节。 与x86处理器实模式中断向量表不同的是ARM处理器的中断向量表中存放的是转移指令，而不是转移目标的逻辑地址。 x86处理器的实模式中断向量表 x86处理器的实模式中断向量表起始地址是0号单元地址，每一个中断向量占4字节，总共占空间1KB字节。x86处理器的每一个中断向量就是该中断向量号所对应的中断服务子程序首条指令的逻辑地址。 三种嵌入式中断控制器介绍 以下详细介绍S3C44B0X中断控制器的工作原理与使用方法 概括介绍S3C4510B和S3C2410X的中断控制器。 共同特点：三者都内嵌在处理器芯片内。 差异之处：这些中断控制器能够管理的中断源数量各不相同，内部控制寄存器的设置不同，中断优先级分配也不一样。 7.1.1 ARM处理器的中断类型 ARM系列处理器有两种中断请求类型： 普通中断请求—IRQ 快速中断请求—FIQ IRQ—普通中断请求 IRQ中断请求 Interrupt Request 也叫IRQ异常，属于普通中断请求。 由nIRQ引脚上的低电平触发。 IRQ中断请求的优先级低于FIQ，当FIQ信号进入时，IRQ被暂停执行。 FIQ—快速中断请求 FIQ中断请求 Fast Interrupt Request 也叫FIQ异常，属于快速中断请求。 用于高速数据传输和通道处理 在ARM工作模式下，FIQ拥有充足的私用寄存器。无需程序员在编程时考虑节省寄存器，从而减小了任务切换时的开销。 FIQ的信号产生 FIQ由外部的nFIQ引脚上的低电平产生，其电平输入依赖于ISYNC（ARM7TDMI输入信号），能够排除同步或异步的情况。当ISYNC信号为低电平时，IRQ和FIQ被认为是异步的，在中断影响处理器流程之前，会产生一个时钟周期延时以转入同步状态。 IRQ中断和FIQ中断的禁能/使能方式 在特权（非用户）模式下，设置/复位PSR（CPSR和SPSR的统称）的I位和F位，能够禁止/允许CPU响应IRQ和FIQ中断请求。因此为了开发IRQ和FIQ中断响应功能，I位和F位必须被清0，同时INTMSK（中断屏蔽寄存器）的相应位也必须清0。 ADS/AXD中的增强型程序状态字（EPSR） 以下是ADS的AXD工具给出的EPSR显示界面