- 1、本文档共29页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
按键点灯设计(使用143 版本软件) 本参考设计基于Zing 开发板主要是熟
按键点灯设计 (使用14.3 版本软件)
本参考设计基于Zing 开发板。主要是熟悉ZYNQ 器件开发及调试的基本步
骤。主要包括,UART 测试、采用 PL 端逻辑设计 PS 外设、AXI 总线Chipscope
调试、定时器中断设计、按键及点灯的设计。
一、建立工程:
1、 打开PlanAhead 开始设计。
2、 点击Create New Project 建立新的工程- Next- 填好项目名称和文
件路径 Next - RTL Project - Next - Next - Next 直至界面:
3、 如图,选择Xilinx ZC702 开发板 Next – Finish
二、添加ARM 处理器
1、点击 Add sources -选择 Add or Create Embedded Sources - Next
-Create Sub-Design - 填入处理器名称 - finish
2、弹出对话框,是否使用Base System Builder,选择Yes
3、默认采用AXI 总线架构,点OK
4 、默认选择Xilinx ZC702 开发板,点Next
5、Remove GPIO_SW and LEDs_4Bits,点Finish
此时已添加和PS 部分,并参照Xilinx ZC702 开发板设计配置好外设、时
钟、DDR 内存等。
三、添加PL 部分的外设,并连接到PS 上
1、添加一个外部按键。点击IP Catalog- 展开General Purpose IO 菜单 -
双击AXI General Purpose IO
2、点击Yes - 把Channel 1 中的GPIO Data Channel Width 改为1,点击
OK,用PL 部分逻辑实现一个板上按键。
4 、 弹出对话框,是否把添加的IP 连接到处理器总线上。默认选择,点
OK 。
5、此时在ZYNQ 的菜单下可以看到,PS 部分的GP0 口被使能了。刚加入
的 GPIO IP 连接到了处理器上。点击 Address 菜单可以看到给其分配了
0地址。
6、同样的方法加入定时器IP。双击AXI Timer/Counter - Yes - OK - OK
7 、切换到 Ports 菜单,展开 processing_system7_0,点击 L to H: No
Connection
8、把定时器的中断信号添加到右边,可以看到系统自动给其分配了中断
号91,点击OK
四、使能PS 部分的外设GPIO,并使用EMIO
1、切换到ZYNQ 菜单,点击I/O Peripherals
2、把GPIO 改为用EMIO,把位宽改为1。用EMIO 实现一个板上按键。
3、切换到Ports 菜单,把GPIO 的管脚连接到外部。
五、添加Chipscope 模块用来观察AXI 总线上的信号。
1、在IP Catalog 中找到Chipscope AXI Monitor IP,双击添加,点Yes ,点
OK 。
2、双击添加Chipscope Intergrated Controller,点Yes ,点OK 。
3、切换到Bus Interfaces 菜单。把MON_AXI 连接到GPIO 的S_AXI 总线上,
用于观测PL 部分GPIO 的总线信号。
4 、切换到 Ports 菜单,把 Chipscope_icon_0 中的 control0 信号连接到
Chipscope_axi_monitor_0 的CHIPSCOPE_ICON_CONTROL 信号上。
5、 点击DRC,检查设计中是否存在错误。至此EDK 部分的完成。关闭
EDK 工具,转回到PlanAhead 界面。
六、添加顶层文件,管脚约束,导出硬件至SDK 中。
1、在Design Sources 中找到处理器,点右键选择Create Top HDL 自动生
成顶层文件
文档评论(0)