高增益低功耗恒跨导轨到轨CMOS运放设计_赵毅.pdfVIP

第 卷 第 期 电子设计工程 年 月 21 8 2013 4 Vol.21 No.8 Electronic Design Engineering Apr. 2013 高增益低功耗恒跨导轨到轨CMOS 运放设计 赵 毅 ， 梁 蓓 （贵 州大学 理学院 ， 贵 州 贵 阳 550025 ） 摘要： 基 于 CSMC 的 0.5 μmCMOS 工 艺 ，设 计了 一 个 高增 益 、低 功耗 、恒跨 导轨 到 轨 CMOS 运 算放 大 器 ，采 用 最 大 电 流选 择 电路 作为 输入 级 ，AB 类 结 构作为 输 出级 。 通 过 cadence 仿 真 ，其 输入输 出均 能达 到 轨 到 轨 ，整个 电路 工作 在 3 V 电源 电压 下 ， 静 态功耗 仅 为 0.206 mW ， 驱动 10pF 的容性 负载 时 ， 增 益 高达 100.4 dB ， 单 位 增 益 带宽 约 为 4.2 MHz ，相位裕 度 为 63° 。 关键词： 高增 益 ； 低 功耗 ； 恒跨 导 ； 轨 到轨 中图分类号： TN432 文献标识码： A 文章编号：1674－6236 （2013 ）08-0122-04 Design of a high-gain low-power constant-gm rail-to-rail CMOS op-amp ， ZHAO Yi LIANG Bei （College of Science ， Guizhou University ， Guiyang 550025 ， China ） Abstract: Based on CSMC 0.5um CMOS process ， a high-gain low-power and constant-gm rail-to-rail operational amplifier is designed in this paper. Input stage circuit uses a maximum current selecting circuit ， and output stage circuit is push-pull. When driving a capacitive load of 10pF ， simulation results in CSMC 0.5um CMOS technology with Cadence show a 100.4dB open loop gain ， 4.2MHz unity gain bandwith ， 63°degree phase margin ， and power consumption around 0.206mW at 3V power supply. Key words: high gain ； low-power ； constant-gm ； rail-to-rail 随着人们对电子产品低功耗设计的提出， 模拟电路、数 大电流选择电路，这种方法的原理是在共模电压中间只允许 模混合电路的工作电压在逐渐降低。 然而低电压导致了电路