课件chap0 引言.pptVIP

2.我国集成电路的发展历史 我国集成电路产业诞生于六十年代，共经历了三个发展阶段：　　1965年-1978年：以计算机和军工配套为目标，以开发逻辑电路为主要产 品，初步建立集成电路工业基础及相关设备、仪器、材料的配套条件；　　1978年-1990年：主要引进美国二手设备，改善集成电路装备水平，在“治散治乱”的同时，以消费类整机作为配套重点，较好地解决了彩电集成电路的国产化；　　1990年-2000年：以908工程、909工程为重点，以CAD为突破口，抓好科技攻关和北方科研开发基地的建设，为信息产业服务，集成电路行业取得了新的发展。 0.3 集成电路制造工艺实例 一、半导体器件工艺的特点 1、? 高技术密集性：工艺流程长，工序多，专用设备数不胜数，整个制造过程采用大量新技术及设备，因此对操作人员的技术素质要求极高。 2、? 超级洁净要求：半导体器件对各种杂质玷污均有极高的敏感性，因此，整个工艺过程都要在净化室内进行。整个系统设备要经过净化；所用原材料，试剂必须是特纯的；气体与水必须是经过净化的高纯气体及高纯水。 3、? 高精度的自动化操作：半导体器件的结构参数要求非常准确，加工条件要控制到微米甚至纳米级的精度，因此必须采用高精度的自动化操作，以保证器件的高可靠性。 二、工艺流程； 集成电路种类繁多，其制造工艺也不完全相同，但是一些经典制造工艺还是相同的，下面举三个例子加以说明（1）硅外延平面晶体管工艺流程；（2）双极型集成电路工艺流程；（3）CMOS倒相器管芯制造流程。 0．3．1 硅外平面晶体管工艺流程  衬底制备 外延 一次氧化 基区光刻 磷预扩散 发射区光刻 硼再分布及二次氧化 硼预扩散 三次氧化 引线孔光刻 蒸铝 反刻铝 烧结 划片 中测 合金 键合 封装 工艺筛选 成测 以3DK2晶体管为例，介绍硅外延平面晶体管的工艺流程，如图0-1所示。 图0.1 硅外延平面晶体管的工艺流程图 1.衬底制备：选用N+型单晶，通过切、磨、抛光获得表面光亮、平整、无伤痕、并厚度符合要求的硅片。 2.外延：在衬底上生长一层N型硅单晶层，称为外延层。不同器件外延层参数要求不同对于3DK2来说，外延层电阻率为0.8-1Ω.cm，厚度为7-10μm。 3.一次氧化：将硅片在高温下氧化，使其表面生成一层厚度为0.5-0.7μ的sio2层。以达到对杂质扩散起保护作用的目的。上述三步如图0.2（a）所示。 ? ?  ? ?图 0.2（a）衬底制备、外延、一次氧化 ? ? ? 图 0.2（a）衬底制备、外延、一次氧化 sio2 N型外延层 N+衬底 4.基区光刻：在氧化层上用光刻技术开出基区窗口，如图0.2（b）所示，利用氧化层对杂质扩散的掩蔽作用，使硼杂质通过窗口进入硅中形成P+区。 图 0.2(b) 一次光刻后图形 5.硼预扩散（浓基区扩散）：硼扩散是形成基区，通常分为预扩散和主扩散两步进行。如图0.2（c） 所示。 ? ? ? ? 图0.2(c) 硼预扩散 P+ 6.二次光刻：除去硅表面基区部分的氧化层，如图0.2（d）所示。 ? ? ? ? ? 图0.2(d) 二次光刻后图形 7．硼再分布（淡基区扩散）：基区光刻窗口，在高温下硼杂质进行再分布，同时进行二次氧化。如图0.2(e)所示。 ? ? ? ? 图0.2(e) 硼再分布和二次氧化 P 8.发射区光刻：用光刻技术开出发射区窗口，如图0.2（f）所示，使磷杂质沿此窗口进入硅片中。 ? ? ? ? 图0.2（f）发射区光刻后的图形 9.发射区扩散（磷扩散）及三次氧化：磷杂质沿发射区窗口内沉积磷原子，形成N+发射区。同时进行三次氧化。如图0.2（g）所示。 ? ? ? ? 图0.2（g）发射区扩散和三次氧化 N+ 10.引线孔光刻：刻出基区和发射区的电极引线接触窗口，如图0.2（h）所示 ? ? ? ? ? 图0.2（h）引线孔光刻后图形 11．蒸铝：采用蒸发方法将铝蒸发到硅片表面，铝层要求光亮、细致、厚度应符合要求。 12. 反刻铝：将电极以外的埋层刻蚀掉，刻蚀以后去除硅表面上的光刻胶 13.蒸金：用真空蒸发的方法，将金蒸发到硅片背后。 14.合金化：在含磷气氛中进行磷处理和合金化。 15.中测：对制备的管芯进行测量，剔除不合格品。 16.划片：用划片机将硅片分成小片，每一小片有一个管芯。 17.烧结：用金属银或其他合金将芯片背面烧结在管座上。 18.键合：采用硅=铝丝通过超声键合等方法，使管芯各电极与管座一一相连。 19.封装：将管芯密封起来。 20.工艺筛选：将封装好得管子进行高温老化，功率老化，温度试验，高低温循环试验，从产品中除去不良管子。 21.成测：对晶体管的各种参数进行测试，并根据规定分类，打印，然后包装入