基于FPGA实现的数字钟设计.pdfVIP

2009天912蜗 中图分类号：TP391文献标识码：B 文章编号：1009—2552(2009)12—0101—04 基于FPGA实现的数字钟设计 徐大诏 (江苏财经职业技术学院电子工程系，淮安223003) 摘要：为了提高开发的效率，缩短其开发的时间，设计师逐渐转向可编程逻辑器件的开发。 文章介绍了应用FPGA采用自顶向下的方法来设计数字钟的方案。设计时，首先用VHDL语言编 写各个功能模块，分别在QuarhlsⅡ开发环境下编译、仿真，然后再用顶层文件将各功能模块连 接起来，最后在实验箱上进行测试，证实该设计方法切实可行。 关键词：FPGA；自顶向下；数字时钟；VHDL语言；QuamsⅡ clock basedonFPGA Digitaldesign xuDa-zhao Electronic VocationalandTechnical (IX,parmL咖ofr_卫Caeering，Jiangsu 0f FmanteE‘瑚螂：Ili岱，Huaian223003，China) College to and its turn Abstract：Inorderenhancethe reduce their devebpmenteglciency time，designersgradually attentionstothe of devices．Thisintroducesthe of logic FPGA， developmentprogtanumble paper application uses methodto clock．When firstI．L,ae$theVHDL tOediteach digital top-down design designing．it language functional andsimulates usesthe documentto under module，separatelycompiles Q咖11，then top．1evel all in connectfunctional C墨xIiesonthetest the thatthis box，eonfmm modules，finally experiment design methodis andfeasible． practical clock；VHDL 11 Key language；QuaItlJs words：FI：GA；top-down；digital 0 引言