- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
嵌入式期刊
基于SOPC的嵌入式系统
董浩
(湖南涉外经济学院电信1202班)
摘要:利用SOPC Builder可以在短时间内把Nios II CPU , Avalon总线、外围设备、片内调试模块等集成在一起生成系统需要的Nios II处理器,然后用Quarius II软件把NIOS II处理器其它外部设备接口结合在一起编译下载到FPGA芯片中,即完成系统的硬件设计;软件设计通常采用C/C++语言编写并用Nois II IDE编译后下载到FPGA中来实现一个SOPC系统。
关键词:FPGA,OPC,Nios ll,嵌入式系统
Research on embedded system based on SOPC
Donghao
(Hunan institute of foreign economic telecom 1202 classes)
Abstract :It was taken short time to integrate Nios ll CPU, the Avalon buses, the interfaces of peripherals and the inner debug module into the requisite Nios ll processor using the SOPC Builder. Then it needed to use the Quarius ll design software to combine Nios ll processor with other peripheral interfaces, in order to finish the hardware design场compiling and d}vnloading it into the FPGA chip .The software was usually writed with C/C++language and compiled and dowloaded into FPGA by Nios II IDE.
Key words:FPGA;SOPC;NiosII;embedded system
中图分类号:TP36 文献标识码:B
1、引言
可编程片上系统(SAP(与是在可编程逻辑器件的基础上发展起来的一种灵活、高效的嵌入式系统设计解决方案,系统设计者可以从传统的板级系统设计转换到芯片级系统设计,将系统设计中所需要的各个功能单元以IP的形式集成到FPGA中,实现集成度更高的嵌入式系统。
Virtex 4系列FPCT堤由X ilinx公司推出的包含多个面向特定领域平台的FPGA产品,各个系列的FPGA通过对嵌入式处理器、高性能DSP.功能单元、增强时钟管理、存储器、并行和串行专i/O混合信号以及其它功能模块等的优化组合使其可以满足特定领域的应用需求。Virtex4系列的三个平台分别是:针对逻辑应用的Virtex 4工万针对超高性能信号处理的Virtex 4环针对嵌入式处理和高速串行连接的
Virtex 4以其中Virtex 4 FX系列FPGA主要是为复杂系统应用提供优化,特别是网络、存储、电信和嵌入式应用中的高速串行连接和嵌入式处理,在其配套的EDK叼;境中还为系统设计者提供丰富的总线、时钟、外设一几、“口等IP资源,使设计者能够方便的搭建自己的嵌入式系统。
1、Virtex 4 FX系列FPGA介绍Virre FX系列芯片内至少包含一个powerepc405处理器核,其功能结构如图1所示,该处理器核为犯位哈佛结构的R ISC硬核,最高工作频率为400MHZ,powerpc405处理器包括以下功能单元:(1)5级数据通道流水线,包括取指、译码、执行、写回、装入写回5级流水段;(2)一个虚拟内存管理单元(MMU)支持可变页面大小和写保护、控制访问选项;(3)独立的指令cache数据 cache;(4)皮持调试和跟踪,包含一个JTAG接口;(5)三个可编程计时器。
另外,powerpc405硬核还具有如下特点:(1)支持硬件乘法和除法;(2)32个32位通用寄存器;(3)16Kp两路组相联方式指令缓存(setassociative); (4 )16 Kp两路组相联方式数据缓存、写回/写直达;(5)实现powerpc用户指令集架构(UISA); (6)专用的片上存储器接口(OCM);(7)支持IBM core connec总线架构。core connec总线架构是由IBM开发的一种片上总线通信连接技术。core connec总线包括处理器局部总线(PI B)、片上外设总线(OPB)和设备控制寄存器总线(DCR). PLB总线为主设备和从设备之间提供高带宽、低延迟的连接,OPB急线
文档评论(0)