外围器件及阻容元件设计.PPT

第7章 外围器件及阻容元件设计;主要内容 7.1 特殊尺寸器件的版图设计 7.2 电阻、电容及二极管的版图设计 7.3 CMOS集成电路的静电放电保护电路 7.4 压焊块的版图设计 7.5 电源和地线的设计;7. 1 特殊尺寸器件的版图设计 特殊尺寸器件是指： ① 大尺寸——MOS管宽长比（W/L）很大； ② 小尺寸——W/L＜1（倒比管）。 7.1.1 大尺寸器件 1. CMOS电路的缓冲输出 缓冲输出是指在内部电路输出端串联二级反相器，改善输出驱动能力。各级器件尺寸（W/L）： I0为小尺寸，I1为中等尺寸，I2为大尺寸。I2的尺寸根据输出电流的大小和输出波形参数的要求进行设计。;（2）源漏共享──合并源/漏区，4个小MOS管并联成大尺寸MOS管 ; 3. 隔离环及其作用 1) 寄生MOS管 当金属线通过场氧化层时,金属线和场氧化层及下面的硅衬底形成一个MOS管。如果金属线的电压足够高,会使场区的硅表面反型,在场区形成导电沟道,这就是场反型或场开启。寄生MOS管接通不该连通的两个区域，破坏电路的正常工作。;3) 沟道隔离环 沟道隔离环是制作在衬底上或阱内的重掺杂区，能提高场开启电压，防止衬底反型形成寄生MOS管。; 4) 大尺寸NMOS管 ;5) P阱硅栅CMOS反相器输出级与压焊块(PAD)的连接 特点:① P管和N管都由多管并联而成。 ② P管和N管放在两个隔离环内。 ③ 考虑到电子迁移率比空穴约大2.5倍，所以P管的尺寸比N管大，使反相器的输出波形对称。;7.1.2 倒比管 1）W/L1的MOS管称为倒比管。 倒比管在电路中可作为上拉电阻或下拉电阻。作上拉电阻用栅极接地的P管；作下拉电阻用栅极接电源的N管。 2）应用实例：开机清零电路。;7. 2 电阻、电容及二极管的版图设计 7.2.1 MOS集成电路中的电阻 1.半导体扩散薄层的方块电阻 ;2.MOS集成电路中的无源电阻 (1) 多晶硅电阻 1) 阻值由掺杂浓度和电阻形状决定。 2) 电阻形状：① 做成长条，在两端开接触孔与金属连接，如图(a)； ② 做成狗骨头状，如图(b)。 ③ 蛇形，如图(c），包括29个方块，如图(d)。;(2) 阱电阻 阱是轻掺杂区，电阻率很高，可作大电阻，但精度不高。 阱电阻两端要重掺杂做接触孔。 (3) 有源区电阻 有源区可以做电阻和沟道电阻(在两层掺杂区之间的中间掺杂层，例如npn中的p型区)。 上述两种电阻要考虑衬底的电位，将P型衬底接最低电位，N型衬底接最高电位，使电阻区和衬底形成的PN结反偏。例如，P+电阻做在N阱内，除电阻两端有接触孔外，阱内要增加接最高电位的接触孔。;7.2.2 MOS集成电路中的电容器 MOS集成电路中的电容器几乎都是平板电容器。平板电容器的电容表示式： C = εoεoxWL/tox 式中W和L是平板电容器的宽度和长度，二者的乘积即为电容器的面积。 WL=Ctox/εoεox MOS集成电路中常用的电容： (1) 双层多晶硅组成电容器 双层多晶工艺使用的方法：多晶硅2作电容的上电极板，多晶硅1作电容的下电极板，栅氧化层作介质。 (2) 多晶硅和扩散区（或注入区）组成电容器 单层多晶工艺使用的方法。淀积多晶硅前先掺杂下电极板区域，再生长栅氧化层和淀积作上电极的多晶硅。;(3)金属和多晶硅组成电容器 多晶硅作电容器下电极板、金属作上电极板构成的MOS电容器。 7.2.3 集成电路中的二极管 在PN结的P区和N区分别加上电极就构成了二极管。 P型衬底上N区和P区构成二极管，图(a)。 做在N阱内的二极管，n+环围绕p+接触，图(b)。 做在P型衬底上的二极管,中央为N型区,四周被P+环包围，图(c)。;7.3 CMOS集成电路的静电放电保护电路 常采用二极管和电阻组成静电放电保护电路 如图(a)；版图如图(b)。;7.4 压焊块的版图设计 为了使内引线与管芯相连，在芯片的四周放置大的压焊块(pad)，将它们与电路中相应的结点连接。; 防止压焊过程中的穿通。有时在压焊块的金属层下面还增加N阱和多晶等层，防止压焊中的穿通。实例如下图（用于除GND之外的电极，GND