0.25 μm CMOS工艺10位100MHz流水线型ADC设计 Design of a 10-bit 100 MHz Pipelined ADC Using 0.25 μ m CMOS Process.pdfVIP

下载本文档

9
0
约1.19万字
约 4页
2017-08-03 发布于上海
举报
版权申诉

0.25 μm CMOS工艺10位100MHz流水线型ADC设计 Design of a 10-bit 100 MHz Pipelined ADC Using 0.25 μ m CMOS Process.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

制造技术 Manufactud“g1tchnology O．25m OOMHz u CMOS工艺1O位1 流水线型ADC设计姜申飞1，戴庆元1，朱红卫2，陈美娜1，王冬辉1 (1．上海交通大学微纳科学技术研究院，上海200030； 2．上海华虹NEc电子有限公司，上海201203) 摘要：采用流水线结构完成了一个lO位精度lOOMHz采样频率的模数转换器的设计。该模数转换器采用采样保持电路、8级1．5位和最后一级2位子模数转换器的结构，电路使用全差分和开关电容电路技术。 um 芯片采用台积电(TsMc)0．25cM0s工艺，电路典型工作电压为2．5V，在室温下，输入信号为 5MHz，采样频率100MHz时信号噪声失真比为59．7dB。关键词：流水线；模数转换器；采样保持中图分类号：TN432文献标识码：A 文章编号：1003-353X(2006)ll一0835一04 ofalO-bit100MHz ADC Design PipelinedUsing IIm O．25 CMoSProcess JIANG Shen-feil，DAI Mei—nal，WANG Qing-yuanl，ZHUHong—wei2，CHEN Dong-huil (1．尺ese口rc^，nsfff“fe Scfe蚪ce口Hd o．厂^ffcro／_Ⅳ口no z’ec^玎ofogy，S^ang^Ⅱf‘，fⅡofong【，fversf咿，S矗口玎g^口f HHd NECE|ectroHics 200030，Chinn：2．shnnghniHong Abstract：Al OO ADC was ofa was 0_bit，1Msamples／spipelined presented．Itcomposedsample- and—hold with1．5bit a2bitnashADCaslast dif6eren— circuit，eightstages perstage，and stage．Fully tialstructureandswitched wereused．TheADC’s wasbasedonthe capacitortechnology design TSMC0．25 worksat2．5V room MHz um，mixed signalprocess．It supplyVoltage，attemperature，5input and100MHz is59．7dB． frequency samplingfrequency，SNDR words：