1《时序逻辑电路》试题.docVIP

2010届电子升学班 《时序逻辑电路》试题 学号_________姓名_________ 一、填空题： 1、数码寄存器主要由____________和_________组成，其功能是用来暂存二制数码。 2、从电路组成看，时序逻辑电路由组合逻辑电路和_________两部分组成。 3、时序逻辑电路的特点是电路的输出状态不仅与当前的输入信号有关，而且还与电路 有关。 4、计数器按CP控制触发方式的不同可分为_______计数器和______计数器。 5．n位二进制数，需要_____个触发器。 6、异步十进制计数器是由______个JK触发器组成。 7、用三个触发器组成的计数器最多可有 _ 个有效状态，它称为 进制计数器。若要构成六进制计数器，最少用 __ 个触发器，有 ___ 个无效状态。 8、4位移位寄存器，经过_____个CP脉冲之后，4位数码恰好全部串行移入寄存器，经过_____个CP脉冲可得到并行输出；再经过_____个CP脉冲可得到串行输出。 9、分频器电路如图，已知CP脉冲的频率为2000HZ，则Q0的频率为______HZ，Q1的频率为_______HZ。 二、单选题： 1、如果一个寄存器的数码是“同时输入，同时输出”，则该寄存器是采用( ) A、串行输入、串行输出 B、并行输入、并行输出 C、串行输入、并行输出 D、并行输入、串行输出 2、下列电路中不属于时序逻辑电路的是( ) A、同步计数器 B、数码寄存器 C、编码器、译码器 D、异步计数器 3、在相同的时钟脉冲作用下，同步计数器与异步计数器比较，工作速度( ) A、较快 B、较慢 B、一样 4、同步十进制加法计数器的初态为Q3Q2Q1Q0=0000，则当第6个CP到来时Q3Q2Q1Q0=( ) A、0011 B、0110 C、1011 D、0101 5、设计一个四进制计数器中，需要触发器的个数至少为( ) A、1个 B、2个 C、4个 D、8个 6、若三位异步二进制减法计数器的初态为Q2Q1Q0=000，接收一个计数脉冲后，Q2Q1Q0应为（ ） A、111 B、001 C、010 三、分析、作图题：（共50分） 1、分析下图所示电路， （1）它是______________器； （2）当=1且CP脉冲的_________沿到来时，电路接收数码； （3）若电路的初始状态Q2Q1Q0=000，输入的数据为1101，列出连续4个CP脉冲作用下的状态表。 2、将下面的JK触发器分别连接成3位二进制异步减法器和同步加法器。 （1）异步减法器 （2）同步加法器 3、如图示电路，写出状态表，画出Q2、Q1、Q0的工作波形。 4、如图示，已知初态Q1Q0＝00， （1）写出状态表； （2）说明电路的逻辑功能； （3）画出4个CP脉冲作用下的Q1、Q0的波形。 第4页　共4页 C K C K J Q3 Q2 Q0 CP Q Q1 C K J Q0 C CP C K J Q0 CP Q D Q D Q1 J Q 1101 Q0 D Q1 Q1 D D Q0 Q0 CP K J Q1 C K J Q0 J K K K J J Q0 Q1 Q2 CP CP 1 2 3 4 5 6 7 8 Q0 Q1 Q2 CP Q0 Q1 J D K