实验五存储器设计.docx

实验五存储器设计实验地点：EDA实验室901实验时间：2014年5月23日实验人员：1240041冯雅轩1240048刘洁然实验五存储器设计实验目的掌握RAM和ROM的Verilog语言描述方法；学习用宏模块的方法定制RAM和ROM。二、实验任务1、设计并实现一个128*16 的单端口的RAM；2、设计并实现一个128*16的ROM；3、设计并实现一个双端口的128*16的RAM4、设计并实现一个16*32的FIFO。5、设计并实现正弦信号发生器，见“正弦信号发生器实验指南”。三、实验步骤1 编写Verilog代码2功能仿真进行分析与综合，排除语法上的错误建立波形仿真文件，输入激励生成功能仿真网表进行功能仿真，观察输出结果3选择器件DE2_70开发板的使用者请选择EP2C70F896C64绑定管脚5 下载验证DE2_70开发板的下载:使用USB-Blaster进行下载四、实验内容五、实验思考题1.分析存储器采用三态输出的原因是什么？ 在第一个实验中，读出数据的改变是在数据地址readaddress或者存储器中存储数据发生变化时。这是数据改变的条件，设置成三态门更高效，更合理。2.单端口和双端口的区别是什么？ 单端口存储器就是：存储器接受数据和输出数据，只能在同一时刻只能执行一项操作，这样一来数据的写和传输就无法同时进行。双端口存储器是指同一个存储器具有两组相互独立的读写控制线路,由于进行并行的独立操作，是一种高速工作的存储器。简单说来，就是增加了一个端口，可以同时读数据和写数据，提高了机器运行速度和带宽，可以实现无冲突的读写控制。3.什么情况下考虑采用双端口存储器？ 主存的存取速度是影响计算机速度的关键，才用双端口存储器可是明显提高机器的利用率和 效率。如果在对速度要求特别高的情况下，可以考虑采用双端口存储器。4.FIFO的工作特点是什么？为什么常用于实现程序中的子程序调用、递归等？特点：FIFO（First In First Out）全称是先进先出的存储器。先进先出也是FIFO的主要特点。由于先进先出的特点，特别适合数据缓冲和突发传送数据。FIFO只允许两端一个写，一个读，因此FIFO是一种半共享式存储器。在双机系统中，只允许一个CPU往FIFO写数据，另一个CPU从FIFO读数据。而且，只要注意标志输出，空指示不写，满指示不读，就不会发生写入数据丢失和读出数据无效。FIFO通常有读允许端口、写允许端口、数据输入端口、数据输出端口、FIFO状态端口等信号端口。其中，FIFO状态端口输出当前FIFO的状态——满、未满或空。16*16位FIFO的功能框图如下。其中，clock为系统时钟信号输入，reset为系统复位信号，read为读数据信号允许信号，write为写入FIFO允许信号，fifo_in[15:0]为数据输入，fifo_out[15:0]为数据输出，fifo_empty为指示FIFO当前是空的，这种情况下，只能对FIFO进行写入数据操作；fifo_full指示当前FIFO是满的，这种情况下，当然只能对FIFO进行读数据操作，是不能写入数据的；fifo_half指示当前FIFO队列中没空也没满，这种情况下，既可以对FIFO进行写入数据操作，也能进行读数据操作。子程序的调用和递归在实现时可以利用队列数据结构，子程序调用：在主函数调用子程序时，是先将子程序进行操作，操作后将子程序的结果返回，即退出子程序的操作，继续执行主函数的下一步操作（先进先出）；递归：递归也是同样的原理，在自己调用自己时，直接进行调用自己的程序（即调用自己的递归程序），执行后退出操作，再进行之后语句的操作，（反复调用自己的程序，边执行边退出自己的程序进行下一步调用），即先进先出。而作为队列的一种，先进先出的FIFO是一种比较常用的存储器单元。