基于动态逻辑的mprm电路低功耗优化设计 low power optimization for mprm circuits based on dynamic logic.pdfVIP

第15卷第5期 电路与系统学报 V01．15No．5 ANDSYSTEMS October，2010 2010年10月 JOURNALOFCIRCUITS 文章编号：1007—0249(2010)05·0099·07 基于动态逻辑的MPRM电路低功耗优化设计★ 李辉， 汪鹏君 (宁波大学电路与系统研究所，浙江宁波315211) 摘要t刀个输入变量的逻辑函数有3”种不同的MPRM(Mixed．Polarity 和面积估计模型，而后提出一种基于动态逻辑的MPRM电路快速低功耗分解算法。在此基础上，针对中小规模和大规 模MPRM电路，结合列表转换技术，分别将穷尽搜索算法和遗传算法应用于基于动态逻辑的MPRM电路低功耗优化 Reed．Muller)电路相 关键词。MPRM电路；动态逻辑：低功耗；优化设计 中图分类号·TN79 文献标识码·A 1 引言 在诸如微处理器、数字信号处理器等高性能数字系统和其他一些高密度ULSI芯片应用中，低功 耗设计已成为一个重要研究课题。高性能芯片的共同特点是高集成度和高时钟频率，而随着集成度和 Pentium、 频率的提高，芯片的功耗也相应地增加。如20世纪90年代流行的一些高性能微处理器(Intel 在1GHz以上，功率已超过100Wl¨。急剧上升的功耗增加了芯片封装、散热以及测试的成本和难度， 也降低了系统的可靠性。可见，集成电路的低功耗优化设计对减少制造成本以及提高可靠性至关重要。 优化设计研究主要包括低功耗分解技术、功耗估计模型和最佳极性搜索等方面，且大都针对XOR门 Reed．Muller)电路展开研究，例如Zhou等【2】提出的XORf-j低功耗分解 电路和FPRM(Fixed．Polarity 电路更可能得到功耗最小的RM电路。因此，研究MPRM电路低功耗优化设计有利于发展和完善集成 电路低功耗技术。 动态逻辑电路相比静态逻辑电路具有功耗少、面积小以及易于设计等优势，被广泛地应用在高密 度、高新能、低功耗的数字电路中【5】。鉴此，本文首先通过对MPRM表达式、CMOS电路功耗以及多 小化编码技术，提出有效的MPRM电路低功耗分解算法；然后结合列表转换技术，将穷尽搜索算法和 遗传算法应用于中小规模和大规模MPRM电路低功耗优化设计中；最后通过实验验证该优化方案的有 效性。 2 MPRM表达式 2010—07—26 ’收藕日期t 修订日期：2010-08-25 浙江省大学生科技创新活动计划(新苗人才计划)项目 万方数据 loo 电路与系统学报 第15卷 Boolean逻辑函数扳：B”一B0s埏聊．1}都可用最小项表达式表示为‘61： A(x。一l，x。一2，…，工o)=∑口f，Imi (1) 其中，∑为OR运算；五表示第k个输出函数；下标f用二进制数表示为“厶．2．．．io； mi为最小项，用符号表示为如一l毛一2…ko；口f．t为最小项系数，表示mr是否在五中 出现。其中当ic=0时，五=瓦；当ic=1时，t=％，09S玎．1。 同时，逻辑函数也可用基于AND／XOR运算的RM逻辑表示。任意疗个输入 变量和m个输出变量的RM逻辑函数都可用MPRM表达式表示为【7】： 一一～～～～一一～ ∥(x州，工盹，…，‰)=o∑bi，女石f (2) b以为MPRM系数，表示而是否在矗中出现。 时，五以反变量出现；当pc=2时，五的原变量和反变量同