同步CDMA系统PN码同步.docVIP

目 录 一、 课程设计题目 1 二、 课程设计目的 1 三、 课程设计时间 1 四、 课程设计环境 1 五、 课程设计任务和要求 1 六、 课程设计原理 1 八、 课程设计体会 9 参考文献 10 附录（源程序） 11 课程设计题目 同步CDMA系统PN码同步 课程设计目的 1．通过该课程设计，使学生对移动通信的基本概念、基本原理和基本技术有较全面的了解和领会； 2．通过该课程设计，能应用移动通信的原理和技术分析、诠释和解决移动通信过程中出现的问题，并能设计一些简单的移动通信系统， 3．通过该课程设计，加深对移动通信课程理论的理解，为将来从事移动通信技术的技术管理、维护、设计和研究奠定必要的理论基础和实际技能。 课程设计时间 1周 课程设计环境 1、Altera公司的CPLD设计软件 2、Quartus软件 3、Atmal公司的软件Pof2Jed 4、下载软件Atmal ISP 5、MBC-CDMA移动通信教学实验系统实验箱 6、ATF1508AS单片机 课程设计任务和要求 熟悉同步CDMA系统PN码同步原理，设计、开发PN码同步有关电路，增强研究问题解决问题的动手能力.在熟悉有关CDMA同步的有关试验的基础上，有CPLD完成同步电路在系统中的实现。通过该试验把移动通信、EDA设计和通信电路的相关知识相融合起来。 熟悉同步CDMA系统PN码同步原理，设计、开发PN码同步有关电路，增强研究问题解决问题的动手能力。 课程设计原理 PN码同步子系统框图见图6-1，其中的数字逻辑电路包括扣脉冲门、÷N分频器、PN码发生器及其后的TP/2延时电路三个部分，全部在MS模块的CPLD4中实现，如图6-2所示，是本实验待设计开发的电路。各电路有关功能及原理介绍如下。 图6-1 PN码同步子系统框图 图6-2 PN码同步的数字逻辑电路部分（在CPLD4中） 注：①采用的芯片是Atmal公司的ATF1508AS，与Altera公司的EPM7128SLC完全兼容，封装PLCC-84。 ②@83、@6…表示芯片引脚号。 ③BSi为MS收端BS地址码选择开关信号，本实验不用，但必须设计空置的输入。 ④SYS为“通信系统制式”模块选择开关信号，本实验不用，但必须设计空置的输入。 （1）÷N分频器 在PN码同步系统已实现捕获/AQ=0时，输入时钟f0直通扣脉冲门到达÷N分频器，它将来自额定频率f0=10.010MHZ的VCXO（压控晶体振荡）输入时钟f0分频到PN码的额定码速率fp=45.5KHZ，则分频比N=f0/fp=10.010MHz/45.5KHz=220。而Tp=NT0 (T0=1/f0,Tp=1/fp分别是二者的周期)。 （2）扣脉冲门 在/AQ=1的捕获状态下，扣脉冲门周期性（周期为MT0）扣除输入时钟f0的m个脉冲，如图6-3所示。每次扣脉冲后输出PN码滞后mT0。使PN码滞后滑动1个码片周期TP所需扣码操作的次数K=Tp/mT0=N/m。PN序列每次滑动后保持序列相位MT0时间不变。由此得捕获状态（PN码滑动状态）下，捕获支路相关器输出Ri波形细节。 图6-3 捕获状态下扣脉冲门工作波形 图6-4 捕获状态下Ri波形 设PN序列长度为P，则滑动一个PN序列长度所需时间，也就是开环持续捕获状态下Ri相关峰重复周期，即闭环捕获状态下的最大捕获时间 T捕获=PNMT0/m （6-1） 扣码重复周期MT0的选取由相关器中包络检波器滤波电路时间常数决定，得保证这次扣码后至下次扣码前滤波器输出Ri的电压基本达到稳态值。这可由实验选定。 由图6-4可见： ① 要观测到比较标准的自相关函数曲线，则应选取N/m大些。 ② 要捕获快、捕获时间短，N/m及M都应选取小些。但N/m=1是极限条件。由图4-21-3(b)可以看出，若N/m1，则每次扣码PN码相位跳跃太大，可能跳过与输入PN码对齐的状态而检测不到相关峰，无法完成捕获。 （3）PN码发生器 同步CDMA实验系统采用的PN序列是生成多项式为f(x)=x5+x2+1的5阶m序列在4个连0后插入1个0所构成的5阶M序列，序列长25=32位，5个连0之后作为序列的起点。按以上条件，由PN码发生器产生的PN序列及对应的PN码同步脉冲PNS见表6-1。 表6-1 同步CDMA的PN码及其同步脉冲PNS PNS波形 PN码码片序号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 1 PN码数据 1 0 1 0 1 1 1 0 1 1 0 0