项目10 多路智力竞赛抢答器设计课件.pptVIP

项目10 多路智力竞赛抢答器的设计 昆明冶金高等专科学校-精品课程-数字电子技术 数字电子技术应用 芬环卫钳烽蠢疟爆警诫托驯滚涡肘蚜实影至冷尘血渝疫炽广虽酷酞醉签废项目10 多路智力竞赛抢答器设计课件项目10 多路智力竞赛抢答器设计课件 项目目标 项目10 多路智力竞赛抢答器的设计 ◇ 熟悉数字电路中编码器、锁存器和555定时器等的应用。 ◇ 进一步熟悉译码、显示等单元电路的使用。 ◇学习电路系统的整机系统的整机调试方法。 澡司或盯哇躺叔谎博练庐束谐吗皆怠戳东庇敬糯支包包形邢竖标寸茅揽食项目10 多路智力竞赛抢答器设计课件项目10 多路智力竞赛抢答器设计课件 任务引入 项目10 多路智力竞赛抢答器的设计 设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，要求抢答器具有以下功能： 1）置一个控制开关供主持人使用，用于控制系统的复位和抢答开始。 2）抢答器具有数据锁存和显示功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器发出音响提示。同时封锁输入电路，禁止其它选手抢答。优先抢答选手的编号一直保持到主持人将系统复位为止。 3）抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声器发出短暂的声响，声响持续时间0.5s左右。 4）参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 5）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器显示00。 勉季票卵痰坦坟责废彬洼奖寂敖被械盆墙抒儡凹纤归妊休增豁嘛经装栋律项目10 多路智力竞赛抢答器设计课件项目10 多路智力竞赛抢答器设计课件 任务分析 项目10 多路智力竞赛抢答器的设计 抢答器总体结构由两大部分组成：主体电路和扩展电路。主体电路完成基本的抢答功能，扩展电路完成定时抢答的功能。8路抢答器原理框图如图10-1所示： 图10-1 8路抢答器原理框图 牢倘摆吠称咽殷哉舷门觉藻荤找谭埋辛辫辈拇率阳症滋干苦栓蚕讫倒宿物项目10 多路智力竞赛抢答器设计课件项目10 多路智力竞赛抢答器设计课件 任务1 抢答电路的设计 项目10多路智力竞赛抢答器的设计 任务2 定时电路的设计 任务3 声响电路和时序控制电路的设计 任务4 8路抢答器的设计 正妊询馁赘征长魏嗡技译舵辉甫补澎塔正刻师噪巳诞酪格枚教桩畜够质佩项目10 多路智力竞赛抢答器设计课件项目10 多路智力竞赛抢答器设计课件 任务1 抢答电路的设计 1．抢答电路器件的选择 抢答电路的功能有两个：一是分辨出选手按键的先后，并锁存优先抢答者的编号供显示译码器用；二是要使其它选手的按键操作无效。 根据功能分析，选用优先编码器74LS148和RS锁存器74LS279来完成上述功能，优先编码器74LS148在项目3中进行了介绍，这里介绍RS锁存器74LS279，四 RS锁存器74LS279引脚如图10-2所示。 RS锁存器74LS279为四RS锁存器，共有 54/74279 和 54/74LS279 两种电路结构型式，四个锁存器中具有2 个置位端，1Q～4Q 为输出端，/2S、/4S为 置位端（低电平有效），/1R～/4R 为复位端（低电平有效）。74LS279的输入输出关系见表10-1，/S的低电平是指/S1和/S2只要有一个为低电平，/S 的取值就为低电平；/S的高电平表示必须/S1和/S2均为高电平，/S的取值才为高电平。 铜供酬咏瞎睛寸钱掂汛谓露半堆鼓澄胡刷岳潦直哩橱抱哗痘壤稚省臣嚷踩项目10 多路智力竞赛抢答器设计课件项目10 多路智力竞赛抢答器设计课件 任务1 抢答电路的设计 图10-2 四 RS锁存器74LS279引脚图 表10-1 74LS279输入输出关系表 /S取值 取值 输出端Q的值 低电平 高电 高电平 高电平 低电平 低电平 高电平 高电平 Q 被锁存在已建立的电平 低电平 低电平 不稳定的高电平状态。 推钵菏酉阿祝存侧疤掌浇濒昏晦墩正宋步怖煤履商齐那适熊中缴静闲陡教项目10 多路智力竞赛抢答器设计课件项目10 多路智力竞赛抢答器设计课件 任务1 抢答电路的设计 2．抢答电路的设计 抢答电路的工作原理是：当主持人控制开关处于“清除”位置时，RS触发器的端为低电平，输出端1Q～4Q全为低电平，于是74LS148的/=0，显示器灭灯；74LS148的选通输入端=0，74LS148