片上网络拓朴优化在离散平面上布局与布线 network-on-chip topology optimizationsfloor-plan and routing on discrete plane.pdfVIP

第5 期 电 子 学 报 VOI. 35 NO. 5 2007 年5 月 ACTA ELECTRONICA SINICA May 2007 片上网络拓朴优化：在离散平面上布局与布线 马立伟，孙义和 （清华大学微电子学研究所，北京 100084 ） 摘 要： 微系统芯片（System-On-Chip ，SOC ）发展到今天，集成密度指数增长和芯片面积的急剧膨胀使得全 局连线的延时上升，可靠性下降，成为集成电路的设计瓶颈. 片上网络（NetwOrk-On-Chip ，NOC ）是解决整个芯片上 数据有效传输的结构之一，以片上网络为基础通信架构的微系统芯片称为片上网上系统芯片（System-On-NetwOrk- On-Chip ，SONOC ）. 微系统芯片内通信模式兼有随机性和确定性，应该根据特定应用的通信特征设计片上网络. 本 文在确定SONOC 设计流程的基础上，根据SONOC 的通信特征，选择了合适的离散平面结构，对SONOC 的运算及控 制等模块进行布局、对模块间的通信依赖关系进行布线，发展出FROD（FIOOr-pIan and ROuting On Discrete PIane ）算 法，以自动生成片上网络的拓扑结构. 该算法定义了离散平面的一般表示方法，并在四种典型的离散平面上使用 不同规模的随机系统完成了系列实验. 为了处理系统和网络之间的耦合关系，逐点分裂的布局算法可以逐步学 习和适应系统的通信需求，同时优化系统的执行时间和通信能量，在运行随机任务流图的模拟系统上与随机布 局结果相比可以节省30% 左右的通信能量，20% 左右的系统通信时间. 串行、并行和串并混合的布线算法使用最 短路径把通信关系分布在离散平面的通道上，使不同的通信关系尽量复用网络通道，与全连接网络相比可以节 省10% 到30% 的面积代价. 关键词： 微系统芯片；片上网络；片上网上系统芯片；片上网络综合 中图分类号： TN432 文献标识码： A 文章编号： 0372-2112 （2007 ）05-0906-06 Network-on-chip Topology Optimizations ：Floor-plan and Routing on Discrete Plane MA Li-wei ，SUN Yi-he （Institute of Microelectronics ，Tsinghua Uniuersity ，Beij ing ，100084 ，China ） Abstract ： As feature size shrinking ，integration increasing and chip area expanding ，delay and reliability of global wires become the bottleneck of IC design. Network-on-Chips （NoCs ）have been proposed as one of the solutions of System- on-Chips （SoCs ）communication infrastructure and enabl