位同步的FPGA实现论文.doc

位同步的FPGA实现毕业论文 摘 要 I ABSTRACT II 1 第2章 同步技术 3 2.1 同步技术 3 2.2 同步的分类 3 2.3 位同步 3 2.3.1 位同步方法 4 2.3.2 位同步系统性能指标 5 7 3.1 FPGA器件概述 7 3.2 FPGA设计操作流程 7 11 4.1 微分型位同步原理 11 4.2 微分鉴相模块的VHDL实现 12 4.3 双相时钟信号的VHDL实现 16 4.4 单稳触发器的VHDL实现 17 4.5 控制及分频模块的VHDL实现 19 21 5.1 顶层模块的VHDL实现 21 5.2 系统的整体仿真与结果分析 25 26 参考文献 27 致 谢 28 第1章 绪论 在数字通信系统中，要准确的恢复信号，接收端和发送端就必须保持严格同步。在数字通信系统中，同步又称为定时，是指收发双方在时间上保持步调一致。同步系统性能的优劣将直接影响数字通信的质量，甚至会影响数字通信能否正常运行。可以说同步系统是保证数字通信系统正常工作的前提。 早在1970那一年， 胎膜早破（可编程只读存储器）是最古老的PLD的出现，它是可编程的只读存储器，它不能被擦除和重写，只能写一次，而在20世纪70年代中期，又出现了PLA（Programmable Logic Array），也就是可编程逻辑阵列。可编程阵列逻辑PAL（可编程逻辑阵列）1977美国AMD装置第一，这是一个熔丝编程。大约在1985年，Lattice公司率先发明GAL（Generic Array Logic），也就是通用阵列逻辑器件，该装置可电擦除，可编程，设置加密位PLD等，然而Altera公司推出最晚的却是可擦除可编程逻辑器件—EPLD（Erasable PLD），它是在20世纪80年代中期推出的 。880年底，格是在系统可编程技术提出了ISP（在系统编程），它还推出了一系列的在系统可编程逻辑器件（EPLD器件）。1985现场可编程的概念被首次提出，赛灵思公司，在同一时间，世界上第一个生产的FPGA（现场可编程门阵列，现场可编程门阵列）装置。而在1995年，Xilinx公司又推出了XC4025，它的可用门数达到了25000门。 PLD的分类: PROM 即可编程只读存储器（Programmable Read Only Memory) 可编程逻辑阵列PLA（Programmable logic array） 可编程逻辑阵列PAL（Programmable logic array） 通用逻辑（Generic array logic GAL） 即可擦除可编程器件EPLD （Erasable Programmable Logic Device） 复杂可编程逻辑器件CPLD （Complex PLD） 即现场可编程门阵列FPGA（Field Programmable Gates Array） 现场可编程门阵（FPGA）是PAL、GAL、EPLD等可编程器件的进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的，不仅克服了原本可编程器件门电路门数量有限等缺点，还解决了定制电路的不足。在第二十世纪中叶80年代， FPGA是一种高密度可编程逻辑器件，数组类型，它和我们以前所介绍的可编程逻辑器件是有所不同的。FPGA由逻辑功能块排成阵列组成，还有可编程的互连资源连接等这些逻辑功能块以及还有相应的输入\输出单元来共同实现不同的设计。这其中，FPGA的功能是由逻辑结构的配置数据而决定。同时，存储在片上SRAM或熔断器的配置数据。基于SRAM的FPGA器件，同时，存储在片上SRAM或熔断器的配置数据。用户可以控制加载过程，在现场修改器件的逻辑功能，即所谓的现场可编程。 QuartusⅡ8.0是Altera公司新近推出的EDA软件工具，其设计工具完全支持VHDL、Verilog的设计流程，其内部嵌有VHDL、Verilog逻辑综合器。第三方的综合工具，如Leonardo Spectrum、Synplify Pro、FPGA CompilerⅡ有着更好的综合效果，因此通常建议使用这些工具来完成VHDL/Verilog源程序的综合。QuartusⅡ可以直接调用这些第三方工具。同样，QuartusⅡ具备仿真功能，也支持第三方工具，如Modelsim。此外，QuartusⅡ为Altera DSP开发包进行系统模型设计提供了集成综合环境，它与MATLAB和DSP Builder结合可以进行基于FPGA的DSP系统开发，是DSP硬件系统实现的关键EDA工具。QuartusⅡ还可以与SOPC Builder结合，实现SOPC系统开发 本文主要研究一种位同步电路的FPGA 实现，其研究的主要内容是： 理解位同步的概念及实现方法，建立位