实验六 计数器及其的应用.docVIP

信 息 工 程 学 院 数字逻辑与数字系统 实验/实习报告 学院:信息工程学院 班级:信息111 姓名:朱伟定 学号:2011013259 成绩:A 实验六 计数器及其应用 一、 实验目的 1． 学习集成触发器构成计数器的方法； 2． 掌握中规模集成计数器的使用方法及功能测试方法； 3． 用集成电路计数器构成1／N分频器。 二、实验预习要求 1． 复习计数器电路工作原理； 2． 预习中规模集成电路计数器74LS192的逻辑功能及使用方法； 3． 复习实现任意进制计数的方法。 三、实验原理 ????计数器是典型的时序逻辑电路，它用来累计和记忆输入脉冲的个数。计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。 ????计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等。 图实验6.1　四位二进制异步加法计数器 ????1. 用D触发器构成异步二进制加/减计数器。 ????如图实验6.1所示，用四个D触发器构成四位二进制异步加法计数器，其连接特点是将D触发器接成T’触发器，再由低位触发器的端和高一位的CP端相连。 ??如果将上图中的Q端与高一位的CP端相连，即可构成四位二进制异步减法计数器。 ?? 2. 计数器级联使用及任意进制计数器的实现 ????（1）任意进制的实现 ????????图实验6.2所示利用74LS192采用复位法构成五进制计数器。 ????????图实验6.3所示利用74LS161采用置位法构成十进制计数器。 图实验6.2 复位法构成五进制计数器 图实验6.3 置位法构成十进制计数器 ????（2） 一个十进制计数器只能表示0～9，要扩大计数范围，常常用多个十进制计数器级联使用。74LS192设有进位（或借位）输出端，因此可用其进位（或借位）输出信号驱动下一级计数器。如图实验6.4所示。 图实验6.4 计数器扩展 四、实验仪器设备 1. TPE－ADⅡ数字电路实验箱 1台 2. 双时钟同步加/减计数器74LS192 2片 3. 四位同步二进制加法计数器74LS161 1片 4. 双D触发器74LS74 2片 5. 四两输入集成与非门 74LS00 1片 五、实验内容及方法 1. 用74LS74 D触发器构成四位二进制异步加法计数器。 ??（1）按图实验6.1连接， 接至逻辑开关输出插孔，将CP端接单次脉冲源，输出端Q3、Q2、Q1、Q0接逻辑电平显示插孔，接高电平+5V。 ??（2）清零后，逐个送入单次脉冲，观察并记录Q3、Q2、Q1、Q0状态。 ? （3）将单次脉冲改为1Hz的连续脉冲，观察Q3、Q2、Q1、Q0的状态。 ??（4）将CP改为1KHz，用示波器观察CP、Q3、Q2、Q1、Q0端波形。 （5）将图实验6.1改成减法计数器，重复上述步骤，并列表记录输出状态。 表1.1 四位二进制异步加法计数器真值表 CP Q3 Q2 Q1 Q0 CP Q3 Q2 Q1 Q0 0 0 0 0 0 8 1 0 0 0 1 0 0 0 1 9 1 0 0 1 2 0 0 1 0 10 1 0 1 0 3 0 0 1 1 11 1 0 1 1 4 0 1 0 0 12 1 1 0 0 5 0 1 0 1 13 1 1 0 1 6 0 1 1 0 14 1 1 1 0 7 0 1 1 1 15 1 1 1 1 表1.2 将单脉冲改为连续脉冲后四位二进制异步加法计数器真值表 CP Q3 Q2 Q1 Q0 CP Q3 Q2 Q1 Q0 0 0 0 0 0 8 1 0 0 0 1 0 0 0 1 9 1 0 0 1 2 0 0 1 0 10 1 0 1 0 3 0 0 1 1 11 1 0 1 1 4 0 1 0 0 12 1 1 0 0 5 0 1 0 1 13 1 1 0 1 6 0 1 1 0 14 1 1 1 0 7 0 1 1 1 15 1 1 1 1 表1.3 四位二进制异步减法计数器 CP Q3 Q2 Q1 Q0 CP Q3 Q2 Q1 Q0 0 1 1 1 1 8 0 1 1 1 1 1 1 1 0 9 0 1 1 0 2 1 1 0 1 10 0 1 0 1 3 1 1 0 0 11 0 1 0 0 4 1 0 1 1 12 0 0 1 1 5 1 0 1 0 13 0 0 1 0 6