正弦信号发生器设计论文.docVIP

正弦信号发生器设计毕业论文 目 录 摘 要 I Abstract II 1 绪 论 1 1.1 课题背景 1 1.2 系统结构 1 2 硬件电路设计 2 2.1 系统设计方案 2 2.2 方案论证 2 2.3 正弦信号发生器的基本原理 3 2.4 AT89S52的简介 3 2.4.1 CPU系统 5 2.4.2 存储器系统 5 2.4.3 I/O口和其它功能单元 5 2.4.4 AT89S52的时钟电路的接法 5 2.4.5 时钟信号 6 2.4.6 AT89S52的各个管脚的功能介绍 6 2.4.7 AT89S52的复位 7 2.4.7.1 复位电路 7 2.4.7.2 开机复位后的状态 8 2.4.8 AT89S52的程序存储器配置 8 2.4.9 AT89S52的数据存储器配置 9 2.4.10 AT89S52的中断简介 9 2.4.10.1 中断的定义： 10 2.4.10.2 中断允许控制 11 2.4.10.3 中断优先级控制 12 2.4.11 AT89S52定时/计数器简介 14 2.4.11.1 T0和T1工作方式的控制 15 2.4.11.2 T0和T1工作状态的控制 15 2.4.11.3 T0和T1定时计数器的工作方式 16 2.4.11.4 T2定时/计数器的控制 17 2.4.11.5 T2定时/计数器模式的控制 18 2.4.11.6 T2的工作方式 18 2.4.12 AT89S52的串行口的简介 20 2.4.12.1 AT89S52串行口的结构 20 2.4.12.2 AT89S52串行口的控制 20 2.4.12.3 AT89S52串行口的工作方式 22 2.4.13 低功耗节电模式 23 2.4.13.1 电源断电标志 23 2.4.13.2 空闲模式 23 2.4.13.3 掉电模式 23 2.4.14 看门定时器WDT 24 2.4.14.1 WDT的使用 24 2.4.14.2 掉电模式下的WDT 24 2.4.14.3 空闲模式下的WDT 25 2.4.15 其它特殊功能寄存器 25 2.4.15.1 辅助寄存器AUXR 25 2.4.15.2 辅助寄存器AUXR1 25 2.4.15.3 双数据指针寄存器 25 2.5 AD9850简介 26 2.5.1 AD9850的控制字与控制时序 27 2.5.2 I/O方式并行接口 2 2.5.3 总线方式并行接口 2 2.6 8279接口芯片 2 2.6.1 8279的结构 2 2.6.2 8279的引脚定义 3 2.6.3 8279的操作命令 4 2.6.4 8279的状态字 5 2.7 LCD简介 6 2.7.1 原理框图 6 2.7.2 LCD应用时序 6 2.7.2.1 并行方式AC特性及时序 6 2.7.2.2 并行方式AC特性及时序 7 2.7.3 系统功能 8 2.7.3.1 功能描述 8 2.7.3.2 忙标志(BF) 9 2.7.3.3 地址计数器(AC) 9 2.7.3.4 中文字型生成ROM(CGROM)及半宽字型ROM(HCGROM) 9 2.7.3.5 字型产生RAM(CGRAM) 9 2.7.3.6 ICON RAM (IRAM) 9 2.7.3.7 显示数据RAM(DDRAM) 9 2.7.3.8 图形显示RAM(GDRAM) 10 2.7.3.9 光标/闪烁 10 2.7.4 指令集 10 2.7.4.1 基本指令集(RE=0) 10 2.7.4.2 扩充指令集（RE=1） 14 2.7.4.3 基本指令集初始值(Register flag)(RE=0) 15 2.7.5 LCD驱动电源连接方式 15 2.7.6 液晶显示模块显示中文时RAM地址对应表 15 2.7.7 控制器中内藏的字符表（16×8半宽字型） 16 2.7.8 接口引脚定义 16 2.8 直流稳压电源 17 3 软件程序设计 18 3.1 程序流程图 18 3.1.1 主程序 18 3.1.2 外部中断0子程序 19 3.1.3 T2中断子程序 20 3.2 C语言程序清单 20 3.3 C语言程序解析 30 3.3.1 运算符的优先级和结合性 30 3.3.2 库函数 31 3.3.3 功能界面建立相关函数 38 3.3.4 键盘响应相关函数 38 3.3.5 提示信息显示相关函数 39 结 论 40 致 谢 41 参考文献 42 附 录I 43 附 录ΙΙ 55 附 录III 56 附 录IV 57 1 绪 论 1.1 课题背景 DDS技术目前已成为频率合成技术发展的主流方向，它高度的集成性，对于简化电子系统的设计方案，降低硬件的复杂程度，提高系统的整机性能意义重大。用这种方法产生线性调频信号及其它复杂波形信号的技术日益受到重视