基于DSP的ADC测试功耗优化设计.pdfVIP

己口l己年 ]月 第]I卷第]期 研 究 与 开 发 基于 DSP的ADC测试功耗优化设计 冯 兵 谈恩民 陈 果 李艳群 (桂林 电子科技大学 桂林 5410O4) 摘 要 ：随着大规模混合信号集成电路设计水平及复杂性的不断提高，对其进行测试的难度与成本变得越来越高，而测试功 耗过高已经成为影响测试成本的一个重要因素。ADC作为混合信号电路的典型代表，已经应用在了各种集成模块上。文章 中为降低ADC测试功耗，对ADC的测试结构进行了部分改进 ，并运用遗传算法搜索了低功耗测试激励。理论研究及仿真实 验表明，优化后的结构和低功耗测试激励较优化前能同时降低测试时的峰值功耗和平均功耗。 关键词 ：ADC；低功耗测试结构 ；遗传算法 中图分类号 ：TP2 文献标识码 ：A Poweroptimization andstructuraldesign ofDSP-·basedADC testing FengBing TanEnmin ChenGuo LiYanqun (GuilinUniversityofElectronicTechnology，Guilin541004，China) Abstract：W iththecontinuousimprovementofdesigningstandardsandcomplexityoflarge-scalemixed—signalintegrated circuits，thetestdifficultyandtestcostisbecomingincreasinglyhigher．Thetoohighertestpowerconsumptionhasbe— comeanimportantfactoroftestcost．ADC，asatypicalrepresentativeofthemixed-signalcircuits，hasbeenappliedina varietyofintegratedmodules．InordertOreducetheADC testpowerconsumption，thisarticlehasdonesomeimprove— mentontheADCteststructure，and，usingthegeneticalgorithmstOsearchedlow powerconsumptionteststimulus．The— oreticalstudiesandsimulation resultsshow that，comparedwiththeoriginalstructure，thelow-powerteststimuluscan simultaneouslyreducetestpeakpowerandaveragepowerconsumption． Keywords：ADC；low powerconsumption teststructure；geneticalgorithms 域的转换 ：对连续时间信号进行采样 ，得到时间连续数值 O 引 言 离散的电压信号 ，对其进行量化 ，然后采用离散或快速傅 为了将生产制造中的缺陷器件检测出来并提高产出 里叶变换将数字信号转换为频域信号，并进行必要的处 的成品率 ，需要对器件进行测试 ，而测试的 目的是降低制 理口]。当前的混合信号电路主要采用基于 DSP的测试方 造成本[1]。测试功耗作为影响制造成本 的重要因素受到 法，而混合信号电路测试功耗 的研究问题 ，国内外都还处 了重视，因此降低测试功耗已经成为测试领域的一个重要 于理论研究水平 。 难题。 ADC作为 自然界的模拟量与数字处理系统问的转换 混合信号集成 电路测试主要采用标准 IEEE114