原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
集成电路设计技术与工具(cad)--第8章 数字集成电路晶体管级设计
第8章 数字集成电路基本单元与版图 8.1 引言 8.2 设计流程 8.3 CMOS基本门电路及版图实现 8.4 数字电路标准单元库设计简介 8.5 焊盘输入输出单元 8.1 引 言 数字集成电路基本电路主要性能指标： （1）工作速度（延迟时间的长短） （2）集成度（占用面积的大小） （3）功耗（消耗的电源功率） （4）噪声容限等 8.2 设计流程 晶体管级设计的一般流程： 1）给定逻辑功能及指标 2）晶体管级门电路实现 3）电路仿真 4）版图设计与验证 5）流片和封装测试 8.3 CMOS基本门电路及版图实现 8.3.1 CMOS反相器 （1） CMOS反相器的具体电路 这是一种典型的CMOS电路结构，它由一个NMOS晶体管和PMOS晶体管配对构成，两个器件的漏极相连作为输出，栅极相连作为输入。NMOS晶体管的衬底与它的源极相连并接地，PMOS晶体管的衬底与它的源极相连并接电源。 （2） CMOS物理结构的剖视图 n沟道晶体管是在p阱区中制作的；而P沟道晶体管是在n型衬底上制作的。两个晶体管的栅极联在一起形成输入端。 （3）开关特性 我们希望反相器的上升时间和下降时间近似相等，则需要使PMOS管的沟道宽度必须加宽到NMOS管沟道宽度的? n / ? p倍左右。 （4）功耗 无论CMOS门处于这两种逻辑形态中的哪一种状态，两个MOS管中始终有一个管子是截止的。由于没有从VDD到VSS的直流通路，也没有电流流入栅极，所以，静态（稳态）电流和静态功耗PD都是0。 （5） 闩锁效应 VDD RS I RS I B2 Q2 IC1 IC2 IB1 IG Q1 IRW RW VSS 简化的PNPN结构等效电路 一、自锁产生的条件 由等效电路可见，产生自锁的基本条件有三个： 1.外界因素使两个寄生三极管的EB结处于正向偏置； 2.两个寄生三极管的电流放大倍数βNPNβPNP 1； 3.电源所提供的最大电流大于寄生可控硅导通所需要的维持流IH。 二、消除自锁现象的几项措施 我们可以从版图设计、测试、应用等方面采取措施，来消除自锁的发生。 在版图设计时采用隔离环
文档评论（0）